[發(fā)明專利]非易失性半導(dǎo)體存儲裝置及數(shù)據(jù)寫入方法

有效

• 申請?zhí)枺?/td>: 201410415256.9
• 申請日: 2014-08-21
• 公開（公告）號: CN104425028B
• 公開（公告）日: 2018-01-26
• 發(fā)明（設(shè)計）人: 梅澤裕介;木下繁
• 申請（專利權(quán)）人: 東芝存儲器株式會社
• 主分類號: G11C16/10
• 分類號: G11C16/10
• 代理公司: 永新專利商標代理有限公司72002
• 代理人: 徐殿軍

相關(guān)文獻的引用

本申請以2013年8月23日提出的在先日本專利申請2013－173613號為基礎(chǔ)主張優(yōu)先權(quán)，這里引用其全部內(nèi)容。

技術(shù)領(lǐng)域

本發(fā)明的實施方式一般涉及非易失性半導(dǎo)體存儲裝置及數(shù)據(jù)寫入方法。

背景技術(shù)

在非易失性半導(dǎo)體存儲裝置的一例中，有NAND型閃存存儲器。NAND型閃存存儲器的存儲單元陣列具有將多個存儲單元串聯(lián)連接的存儲單元組合(memory cell unit)。各存儲單元組合的兩端經(jīng)由選擇柵極晶體管分別連接在位線和源極線上。各存儲單元組合內(nèi)的多個存儲單元的控制柵極分別連接在不同的字線上。

在NAND型閃存存儲器中，將連接在1條字線上的多個存儲單元的集合作為1頁，進行以頁為單位的數(shù)據(jù)寫入。

這樣，在NAND型閃存存儲器中，由于進行數(shù)據(jù)的寫入的選擇存儲單元和不進行數(shù)據(jù)的寫入的非選擇存儲單元共用字線，所以在非選擇存儲單元上也被施加寫入電壓。

因此，使包括非選擇存儲單元的存儲單元組合成為浮動狀態(tài)，通過對字線施加寫入電壓或通過電壓，進行將非選擇存儲單元的溝道電位通過電容結(jié)合來升壓的自我提升。

在此情況下，如果通過進行自我提升而升壓后的非選擇存儲單元的溝道電位(提升電位)充分高，則能夠抑制在非選擇存儲單元中也被寫入數(shù)據(jù)的誤寫入的發(fā)生。

但是，提升電位通過與相鄰的存儲單元之間的電容結(jié)合而下降。因此，如果伴隨微細化的發(fā)展而存儲單元彼此之間的尺寸變短，則與相鄰的存儲單元之間的電容結(jié)合變大，所以提升電位的下降有可能變顯著。結(jié)果，誤寫入的發(fā)生有可能增加。

發(fā)明內(nèi)容

本發(fā)明要解決的課題是提供一種能夠抑制誤寫入的發(fā)生的非易失性半導(dǎo)體存儲裝置及數(shù)據(jù)寫入方法。

根據(jù)一實施方式，非易失性半導(dǎo)體存儲裝置具備：多個存儲單元組合，分別具有串聯(lián)連接的多個存儲單元；多個位線，分別連接在對應(yīng)的上述存儲單元組合上；多個字線，每個字線共用地連接在上述多個存儲單元組合的對應(yīng)的上述存儲單元的控制柵極上；以及控制器，進行向上述多個存儲單元的數(shù)據(jù)的寫入動作的控制。

并且，上述控制器執(zhí)行：第1步驟，對連接在第4n－3個(n是自然數(shù))上述位線上的進行寫入的上述存儲單元、和連接在第4n－2個上述位線上的進行上述寫入的存儲單元，寫入上述數(shù)據(jù)；第2步驟，對連接在第4n－1個上述位線上的進行上述寫入的存儲單元、和連接在第4n個上述位線上的進行上述寫入的存儲單元，寫入上述數(shù)據(jù)。

本發(fā)明能夠抑制誤寫入的發(fā)生。

附圖說明

圖1是用來例示有關(guān)本實施方式的非易失性半導(dǎo)體存儲裝置100的示意電路圖。

圖2是用來例示與相鄰的存儲單元MC之間的電容結(jié)合的影響的示意剖視圖。

圖3是用來例示數(shù)據(jù)的寫入模式的示意圖。

圖4是用來例示有關(guān)比較例的數(shù)據(jù)的寫入動作的示意圖。

圖5(a)、圖5(b)是用來例示有關(guān)本實施方式的數(shù)據(jù)的寫入動作的示意圖。

圖6是用來例示與相鄰的存儲單元MC之間的電容結(jié)合的影響的示意剖視圖。

圖7是用來例示升壓寫入的示意圖。

具體實施方式

以下，參照附圖例示實施方式。另外，在各圖中，對于同樣的構(gòu)成要素賦予相同的標號，適當省略詳細的說明。

圖1是用來例示有關(guān)本實施方式的非易失性半導(dǎo)體存儲裝置100的示意電路圖。

如圖1所示，有關(guān)本實施方式的非易失性半導(dǎo)體存儲裝置100具有存儲單元陣列1、讀出放大器電路2、行解碼器3、控制器4、輸入輸出緩存5、ROM熔絲6及電壓發(fā)生電路7。

非易失性半導(dǎo)體存儲裝置100是NAND型閃存存儲器。

存儲單元陣列1形成在硅基板的一個單元阱CPWELL內(nèi)。

存儲單元陣列1具有多個存儲單元塊BLK(BLK1，BLK2，…，BLKn)。多個存儲單元塊BLK在位線BL(BL1，BL2，…，BLn)延伸的方向上排列。存儲單元塊BLK為數(shù)據(jù)消除的單位。

多個存儲單元塊BLK分別具有多個存儲單元組合10。

存儲單元組合10具有在位線BL延伸的方向上串聯(lián)連接的多個存儲單元MC(MC1，MC2，…，MCn)。在存儲單元MC1上連接著選擇柵極晶體管S1。在存儲單元MCn上連接著選擇柵極晶體管S2。

存儲單元MC具有柵極絕緣膜(隧道絕緣膜)21、設(shè)在柵極絕緣膜21之上的浮動柵極22、設(shè)在浮動柵極22之上的柵極間絕緣膜23、和設(shè)在柵極間絕緣膜23之上的控制柵極24(例如，參照圖6)。