[發明專利]等離子氮化處理裝置、柵介質層制作方法及設備

在審

• 申請號: 201410415005.0
• 申請日: 2014-08-21
• 公開（公告）號: CN104157598A
• 公開（公告）日: 2014-11-19
• 發明（設計）人: 肖天金;康俊龍;余德欽
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/67
• 分類號: H01L21/67;H01L21/28;H01J37/32
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;林彥之

技術領域

本發明涉及半導體制造技術領域，特別涉及一種等離子氮化處理裝置、制作柵介質層的設備及方法。

背景技術

集成電路是由數百萬個基礎構件所組成，而這些基礎構件包括晶體管、電容器及電阻器。晶體管通常包括源極、漏極以及柵極堆疊，而柵極堆疊的組成是先在襯底上方形成一介質層(通常為二氧化硅)，然后在介質層上覆蓋一層作為電極的薄膜(如多晶硅)。

隨著超大規模集成電路(VLSI)和特大規模集成電路(ULSI)的飛速發展，MOS器件的尺寸不斷地減小，為增加器件的反應速度、提高驅動電流與存儲電容的容量，器件中二氧化硅柵極介質層的厚度不斷地降低。然而，隨著二氧化硅柵極介電層的厚度的降低，會出現一些降低器件性能的效應。例如，由于隧道效應(tunneling?effect)出現柵極漏電流(gate?leakage)升高的情形；硼摻雜(boron?doped)的柵極電極中的硼會滲透到下方的硅襯底，不僅引起閾值電壓的漂移，而且對二氧化硅柵極介質層造成損傷和降低二氧化硅柵極介質層的可靠性；薄的二氧化硅柵極介質層容易受到熱載子傷害(hot?carrier?damage)的影響，移動穿過介質層的高能載流子則會傷害或破壞柵極；另外，薄的二氧化硅柵極介質層亦容易受到負偏壓溫度不穩定性(NBTI)所影響，閾值電壓或驅動電流隨著柵極的操作過程而漂移。

另一方面，由驅動電流和柵電容的公式可知，柵電容越大，驅動電流越大；而柵極介質層介電常數越大，柵電容越大。

因此，需要一種替代的柵極介質層材料，不但要有夠厚的實際厚度來降低漏電流密度，而且能提供高的柵極電容來增加驅動電流。為了達到上述目的，替代的柵極介質層材料所具有的介電常數需要高于二氧化硅的介電常數。

一種解決方法是將氮注入二氧化硅層中以形成氮氧化硅(SiOxNy)柵極介質層，氮氧化硅層既能夠阻止硼滲透至下方的硅襯底中，又能夠提高了柵極介質層的介電常數，進而允許使用較厚的介電層。近年來，等離子氮化技術(Decoupled?Plasma?Nitridation，DPN)被用于氮化柵極氧化層，該技術能夠在多晶硅柵極/氧化層界面獲得高氮含量，從而防止硼滲透至氧化物介質層中。如圖1所示，現有技術中氮氧化硅柵極介質層的制備主要包括三個步驟，

1.氧化層生長：硅襯底經過酸槽清洗后，采用原位水蒸汽氧化(In-Situ?Steam?Generation，ISSG)或爐管氧化(Furnace?Oxidation)方法生長SiO₂介質層

2.氮摻雜：采用去耦等離子氮化工藝(Decoupled?Plasma?Nitridation:DPN)對SiO₂介質進行氮的摻雜，該步驟的工藝溫度為室溫；

3.退火工藝：采用氮化后退火工藝(PNA，Post?Nitridation?Anneal)穩定氮摻雜及修復介質層中的等離子體損傷。

然而，在上述制備工藝中，由于氮氣等離子體仍以一定速度和能量注入二氧化硅層，造成的等離子體損傷程度若過大難以通過PNA高溫退火來修復。另一方面，也需要控制氮氣等離子體的擴散避免聚積在二氧化硅層和襯底的界面處造成對溝道載流子的遷移速度產生負面影響。

發明內容

本發明的主要目的在于克服現有技術的缺陷，提供一種能夠減小氮離子注入對二氧化硅膜/硅襯底界面層損傷的等離子氮化處理裝置以及相應的柵介質層制作設備及方法。

為達成上述目的，本發明提供一種等離子氮化處理裝置，用于對襯底上的二氧化硅膜實施等離子氮注入，其包括真空處理腔室，其具有用于支承所述具有二氧化硅膜的襯底的基座；向所述真空處理腔室供給含氮氣體的氣體供給機構；將所述真空處理腔室內的含氮氣體電離為氮等離子體的等離子體生成機構；以及冷卻機構，用于在所述氮等離子體對所述二氧化硅膜注入前將所述基座冷卻至-100℃～0℃。

優選的，所述等離子氮化處理裝置還包括傳輸機構和控制機構，所述傳輸機構用于將所述具有二氧化硅膜的襯底輸送并放置于所述基座上；所述控制機構用于在所述襯底放置在冷卻的所述基座上一定時間后，控制所述氣體供給機構供給含氮氣體及控制所述等離子體生成機構生成氮等離子體。

優選的，所述控制機構控制所述冷卻機構在所述襯底放置于所述基座上之前開始對所述基座冷卻并持續冷卻至所述等離子氮注入結束。