[發明專利]形成多孔超低介電材料的方法

有效

• 申請號: 201410411961.1
• 申請日: 2014-08-20
• 公開（公告）號: CN104505344B
• 公開（公告）日: 2017-12-15
• 發明（設計）人: 鮑宇;桑寧波;雷通
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/311
• 分類號: H01L21/311
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙)31275
• 代理人: 吳世華,林彥之

技術領域

本發明涉及半導體集成電路及其制造領域，尤其涉及一種形成多孔超低介電材料的方法。

背景技術

隨著集成電路的集成度不斷提高，半導體技術也持續的飛速發展。在半導體制造工藝中，由于鋁互連線具有良好的導電性能，且鋁與介電質材料、半導體材料之間具有很好的粘附性能，所以被廣泛的應用于集成電路的后段互連；然而，隨著集成度的進一步提高，使得導線的尺寸越來越小，而鋁導線的電阻就顯得較高，已經難以滿足高電流密度的要求，因此鋁互連線逐漸過渡到銅導線。

另外，由于電容電阻延遲效應的逐漸增加，為了降低線間延時，兩層互連金屬間的介質層要求有較低的介電常數，介電質材料從最初的氧化硅(介電常數為4左右)過渡到氟硅玻璃(介電常數為3.7左右)直至摻碳的氧化硅(介電常數為3左右)，45nm及其以下的工藝中，甚至采用具有一定孔洞的超低介電常數材料(介電常數小于2.5)。

目前現有的形成超低介質常數薄膜的方法是：首先在半導體襯底上沉積介電阻擋層以及含有致孔劑的低介電常數層；然后對低介電常數層表面進行氧氣等離子體處理，以去除低介電常數層30表面殘留的反應物前驅物；最后去除低介電常數層中的致孔劑，以形成微孔的低介電常數層。

上述方法由于采用等離子體增強化學氣相沉積(Plasma Enhanced Chemical Vapor Deposition，簡稱：PECVD)的方法沉積摻碳低介電常數層之后，通常會采用氧氣等離子體處理去除反應腔內殘留的反應物，而這會導致摻碳低介電常數層表面形成一層相對致密的氧化硅層，該氧化層的存在會影響后續工藝制程，會導致以下缺陷：

缺陷一：該氧化硅層的存在將阻礙在下一步驟的紫外線照射，紫外線處理可以有機致孔劑趕出低介電常數層，得到有孔的摻碳低介電常數層,孔洞的引入能夠降低介電常數，而氧化硅層的存在降低了去除致孔劑的效率，導致低介電常數層中的有機物沒有完全分解，不能將有機物被完全趕出，從而導致了低介電常數層不能達到理想的低介電常數。

缺陷二：如圖7所示，該氧化硅層50的存在，在后續采用化學溶液刻蝕溝槽70的過程中，由于氧化層50在化學溶液中的刻蝕速率通常大于低介電常數層30的刻蝕速率，從而導致溝槽70結構的側壁往往出現凹陷80，凹陷80的存在會影響后續的工藝制程，例如在后續的銅填充工藝中，容易形成銅填充空穴等缺陷。

發明內容

本發明的目的是提供了一種形成多孔超低介電材料的方法，不僅有效地提高致孔劑的去除效率，同時避免后續制程中的溝槽結構出現凹陷，使低介電常數薄膜達到理想的介電常數，降低了兩層金屬互間的延時，提高了半導體器件的速度。

為解決上述問題，本發明提供一種形成多孔超低介電材料的方法，包括：

步驟S01：在一半導體襯底上依次沉積介電阻擋層以及低介電常數層，其中，所述低介電常數層含有致孔劑；

步驟S02：對所述低介電常數層表面進行氧氣等離子體處理，以去除其表面殘留的反應物；

步驟S03：去除所述低介電常數層表面的氧化層；

步驟S04：對所述低介電常數層進行紫外線處理或加熱處理，以去除所述致孔劑；

步驟S05：在處理后的低介電常數層表面依次形成介電阻擋層以及金屬硬質掩膜層。

優選的，所述步驟S03中采用濕法刻蝕工藝去除所述低介電常數層表面的氧化層。

優選的，采用稀氫氟酸溶液去除所述低介電常數層表面的氧化層。

優選的，所述步驟S03中采用干法刻蝕工藝或化學機械研磨工藝去除所述低介電常數層表面的氧化層。

優選的，所述步驟S01中所述低介電常數層的表面沉積介電層，其中，所述介電層的厚度為

優選的，所述介電層的材質為SiO₂或SiON。

優選的，所述低介電常數層采用等離子體化學氣相沉積或者旋涂-凝膠法沉積。

優選的，步驟S05中所述低介電常數層為摻雜碳的多孔氧化硅層。

優選的，步驟，所述步驟S01中的介電阻擋層的材質為SiN或SiCN。

優選的，所述氧化層的材質為SiO₂。