[發明專利]擴展雙精度的80位浮點處理單元在處理器中的集成系統及方法

有效

• 申請號: 201410410017.4
• 申請日: 2014-08-19
• 公開（公告）號: CN104156195A
• 公開（公告）日: 2014-11-19
• 發明（設計）人: 陳慶宇;吳龍勝;艾刁;張輝;唐威
• 申請（專利權）人: 中國航天科技集團公司第九研究院第七七一研究所
• 主分類號: G06F9/30
• 分類號: G06F9/30
• 代理公司: 西安通大專利代理有限責任公司 61200
• 代理人: 徐文權

技術領域

本發明屬于嵌入式微處理器領域，涉及一種擴展雙精度的80位浮點處理單元在處理器中的集成系統及方法。

背景技術

工程應用對嵌入式處理器的計算精度提出了更高的要求。一方面是由于實時圖像處理、3D技術等多媒體技術的應用需求；另一方面是因為飛行控制、自動導航、姿態校準等航空、航天領域的發展要求。

當前僅有部分x86架構的CISC處理器支持80位擴展雙精度浮點運算；而ARM、PowerPC、MIPS和SPARC?V8等典型架構的嵌入式RISC處理器僅支持單、雙精度的浮點運算。由于SPARC?V8架構的開源、免費及高可靠性，基于V8架構的嵌入式處理器在國內外航空航天領域應用廣泛，如航天771所的LCR3206RH、Atmel公司的AT697系列、Aeroflex公司的UT699系列，上述國內外各種型號的嵌入式V8處理器僅支持單精度或雙精度的浮點運算，已逐漸不能滿足未來航天領域對計算精度的要求。

文獻“微處理器浮點IP核集成設計”公開了一種適用于x86指令集的80位FPU集成方案，該方案利用微指令控制器讀取ROM中的浮點微指令碼，在浮點微指令碼的控制下完成FPU與整點單元IU的數據交換。該方法實現了80位FPU與IU的數據交互和異常處理，但是整個處理過程需要不斷的讀取ROM中的微指令碼，從而消耗大量的處理器時間，效率較低。

文獻“Scalable?LEON?3?based?SoC?for?Multiple?Floating?Point?Operations”中給出了一種基于LEON?3(SPARC?V8架構)的FPU集成方法。該方法將FPU作為AHB總線上的從機，通過LEON?3處理器向FPU寫源操作、啟動傳輸、讀取結果等步驟完成FPU浮點運算。該方法實現簡單，硬件消耗少，但是其需要LEON?3不斷以訪存指令干預運算，其效率僅為常規設計的1/4。

瑞典Gaisler研究所(已被美國Aeroflex收購)在其產品列表“GRLIB?IP?Core?User’s?Manual”中給出了適用于LEON處理器(SPARC?V8架構)的單、雙精度的FPU集成方案RGFPC、GRLFPC。用戶只能獲得其實現方案的網表文件(*.edf)，無法得知其具體的實現方案，且上述RGFPC、GRLFPC僅支持單精度或者雙精度的FPU集成，更高精度的FPU集成無法實現。

目前，FPU的設計技術比較成熟，專利“提高半規模雙精度浮點乘法流水線效率的結構”(ZL01141498.7)、“一種浮點乘加融合單元的五級流水結構”(ZL20071009908.9)等均給出了高性能的浮點處理單元FPU的設計方案。然而，這些專利文獻中均未給出如何讓這些高效的FPU與處理器整點單元IU協同工作。

發明內容

本發明的目的在于克服上述現有技術的缺點，提供了一種擴展雙精度的80位浮點處理單元在處理器中的集成系統及方法，該系統及方法可以使現有的僅支持單、雙精度浮點運算的嵌入式處理器具備支持單、雙及擴展雙精度浮點運算的能力。

為達到上述目的，本發明所述的擴展雙精度的80位浮點處理單元在處理器中的集成系統包括PC、五級流水線、四級浮點處理流水線及指令預譯碼模塊，四級浮點處理流水線包括浮點控制模塊、DP2模塊、DP1模塊、DP0模塊、待集成的FPU及浮點寄存器組，PC的輸出端與取指模塊的輸入端相連接，取指模塊的輸出端與指令預譯碼模塊的輸入端相連接，指令預譯碼模塊的輸出端分別與五級流水線的輸入端及浮點控制模塊的輸入端相連接，浮點控制模塊的浮點輸出端依次經DP2模塊及DP1模塊與DP0模塊的輸入端相連接，指令預譯碼模塊與浮點控制模塊之間、指令控制模塊與五級流水線之間、浮點控制模塊與DP2模塊之間、DP2模塊與DP1模塊之間以及DP1模塊與DP0模塊之間分別設有第一個級間寄存器、第二個級間寄存器、第三個級間寄存器、第四個級間寄存器及第五個級間寄存器，浮點控制模塊的控制信號輸出端與待集成的FPU的輸入端相連接，待集成的FPU的輸出端分別與DP2模塊的輸入端、DP1模塊的輸入端及DP0模塊的輸入端相連接，浮點寄存器組的輸入端分別與各級間寄存器的輸出端及待集成的FPU的輸出端相連接。

所述浮點控制模塊包括控制狀態機、FPOP譯碼模塊、地址生成器、相關判斷模塊、啟動模塊及原操作數寄存器，控制狀態機與FPOP譯碼模塊、地址生成器、相關判斷模塊、啟動模塊及原操作數寄存器相連接，地址生成器與FPOP譯碼模塊、相關判斷模塊及啟動模塊相連接，啟動模塊與原操作數寄存器及待集成的FPU相連接。