[發明專利]具有不同BVCBO的NPN器件的集成制造方法有效
| 申請號: | 201410409266.1 | 申請日: | 2014-08-19 |
| 公開(公告)號: | CN104576334B | 公開(公告)日: | 2017-06-06 |
| 發明(設計)人: | 楊文清;樂薇 | 申請(專利權)人: | 上海華虹宏力半導體制造有限公司 |
| 主分類號: | H01L21/266 | 分類號: | H01L21/266 |
| 代理公司: | 上海浦一知識產權代理有限公司31211 | 代理人: | 郭四華 |
| 地址: | 201203 上海市浦東*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 具有 不同 bvcbo npn 器件 集成 制造 方法 | ||
技術領域
本發明涉及一種半導體集成電路制造工藝方法,特別是涉及一種具有不同BVCBO的NPN器件的集成制造方法。
背景技術
在0.35BCD的工藝中,NPN型BJT的集電極是由n-外延層(epi)和N型埋層(NBL)組成。如圖1所示,是現有NPN器件的結構示意圖,在硅襯底101上形成有N型埋層102以及P型埋層103,在形成有埋層102和103的硅襯底101上形成有N-外延層104。在一個NPN器件區域中,采用N-外延層104作為集電區,集電區底部和N型埋層102相連,在N型埋層102的頂部形成有和其接觸的N型下沉層(NSINK)109;在集電區的頂部形成有P型基區105,在所述P型基區105頂部表面形成有N+區107a組成的發射區107a,在發射區107a頂部引出發射極;基區105頂部表面形成有P+區108a,通過P+區108a引出基極;在N型下沉層109的頂部表面形成有N+區107b,通過N+區107b引出集電極。在N-外延層104的表面形成有場氧隔離層106,場氧隔離層106能為局部場氧隔離層(LOCOS)或淺溝槽隔離(STI),場氧隔離層106用于在N-外延層104的表面隔離出有源區。在整個NPN器件的周側形成有隔離結構,用于實現NPN器件之間的隔離,隔離結構包括圍繞在N型埋層102周側的P型埋層103,在P型埋層103頂部的形成有和其接觸的P阱110,在P阱110的頂部表面P+區108b,由P+區108b引出隔離電極。
由于現有NPN器件的集電極通過N-外延層104、N型埋層102、N型下沉層(NSINK)109和N+區107b引出,所以器件的BVCBO等擊穿電壓和N型埋層102的濃度有較高的相關性,也即通過調節N型埋層102的摻雜濃度可以調節NPN器件的BVCBO,BVCBO為發射極開路時集電極與基極間的擊穿電壓。通常在現有工藝平臺上,N型埋層102的濃度由一次離子注入和后續的高溫推進所決定。所以如果要在同一硅襯底101上集成具有不同BVCBO的NPN器件的話,每增加一種BVCBO的NPN器件,就必須加一道光刻步驟來調整N型埋層102的濃度以滿足不同的BVCBO,由于光刻次數越多成本越高,所以現有集成具有不同BVCBO的NPN器件的方法會大大增加了工藝成本。
發明內容
本發明所要解決的技術問題是提供一種具有不同BVCBO的NPN器件的集成制造方法,不需要增加光刻層次就能集成具有不同BVCBO的NPN器件,能降低工藝成本。
為解決上述技術問題,本發明提供的具有不同BVCBO的NPN器件的集成制造方法,包括如下步驟:
步驟一、在硅襯底上定義出具有不同BVCBO的NPN器件的形成區域;采用光刻工藝定義出各所述NPN器件的N型埋層的離子注入光刻膠圖形,各所述NPN器件的形成區域的所述離子注入光刻膠圖形包括全部打開結構、柵型結構或者網格結構。
所述全部打開結構為對應的所述NPN器件的形成區域的光刻膠全部被去除。
所述柵型結構為對應的所述NPN器件的形成區域的光刻膠包括多個第一去除部分和多個第一保留部分、且所述第一去除部分和所述第一保留部分分別呈條狀結構且交替排列。
所述網狀結構為對應的所述NPN器件的形成區域的光刻膠包括多個第二去除部分和多個第二保留部分、且所述第二去除部分和所述第二保留部分分別呈塊狀結構,且所述第二去除部分和所述第二保留部分在二維面的兩個垂直的軸上分別呈交替排列。
步驟二、以所述離子注入光刻膠圖形為掩膜,采用同一次N型離子注入形成各所述NPN器件的N型埋層;各所述N型埋層的圖形結構和對應的所述離子注入光刻膠圖形相同,所述光刻膠被去除的地方被注入N型離子、所述光刻膠保留的地方N型離子未注入到所述硅襯底中。
步驟三、去除所述離子注入光刻膠圖形,對各所述NPN器件的N型埋層進行退火推進;退火推進后,所述柵型結構或者所述網格結構所定義的所述N型埋層的注入N型離子區域的N型離子擴散到未被注入N型離子區域中從而使對應的所述N型埋層連接成一全部區域N型摻雜的整體結構,所述全部打開結構所定義的所述N型埋層退火前后都呈一全部區域N型摻雜的整體結構。
通過調節所述N型埋層的摻雜濃度調節所述NPN器件的BVCBO,所述N型埋層的摻雜濃度越大、所述NPN器件的BVCBO越小,所述N型埋層的摻雜濃度越小、所述NPN器件的BVCBO越大;步驟二中各所述N型埋層中注入的N型離子越多、退火推進后所對應的所述N型埋層的摻雜濃度越大。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華虹宏力半導體制造有限公司,未經上海華虹宏力半導體制造有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410409266.1/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





