[發(fā)明專利]半導(dǎo)體器件及其制造方法在審
| 申請(qǐng)?zhí)枺?/td> | 201410408864.7 | 申請(qǐng)日: | 2014-08-19 |
| 公開(公告)號(hào): | CN105355558A | 公開(公告)日: | 2016-02-24 |
| 發(fā)明(設(shè)計(jì))人: | 孟海娟;朱慧瓏;徐秋霞 | 申請(qǐng)(專利權(quán))人: | 中國(guó)科學(xué)院微電子研究所 |
| 主分類號(hào): | H01L21/336 | 分類號(hào): | H01L21/336;H01L21/28;H01L29/78;H01L29/423 |
| 代理公司: | 北京藍(lán)智輝煌知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11345 | 代理人: | 陳紅 |
| 地址: | 100029 *** | 國(guó)省代碼: | 北京;11 |
| 權(quán)利要求書: | 查看更多 | 說(shuō)明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導(dǎo)體器件 及其 制造 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域,具體地涉及包括金屬柵和高k柵介質(zhì)的半導(dǎo)體器件及其制造方法。
背景技術(shù)
為了應(yīng)對(duì)半導(dǎo)體器件的不斷小型化所帶來(lái)的挑戰(zhàn),已經(jīng)提出了多種高性能器件,特別是在當(dāng)前的亞20nm技術(shù)中,三維多柵器件(FinFET或Tri-gate)是主要的器件結(jié)構(gòu),這種結(jié)構(gòu)增強(qiáng)了柵極控制能力、抑制了漏電與短溝道效應(yīng)。
例如,雙柵SOI結(jié)構(gòu)的MOSFET與傳統(tǒng)的單柵體Si或者SOIMOSFET相比,能夠抑制短溝道效應(yīng)(SCE)以及漏致感應(yīng)勢(shì)壘降低(DIBL)效應(yīng),具有更低的結(jié)電容,能夠?qū)崿F(xiàn)溝道輕摻雜,可以通過(guò)設(shè)置金屬柵極的功函數(shù)來(lái)調(diào)節(jié)閾值電壓,能夠得到約2倍的驅(qū)動(dòng)電流,降低了對(duì)于有效柵氧厚度(EOT)的要求。而三柵器件與雙柵器件相比,柵極包圍了溝道區(qū)頂面以及兩個(gè)側(cè)面,柵極控制能力更強(qiáng)。進(jìn)一步地,全環(huán)繞納米線多柵器件更具有優(yōu)勢(shì)。
但是,隨著器件的不斷小型化,F(xiàn)INFET的制造也面臨更多挑戰(zhàn)。例如,在后柵工藝(gate-last)中,通常是先在鰭片上形成假柵極堆疊,并沉積層間介質(zhì)層(ILD)以覆蓋假柵極堆疊,去除假柵極堆疊之后,形成露出鰭片頂部的柵極溝槽,在柵極溝槽中依次沉積界面層、高K柵介質(zhì)層和金屬柵導(dǎo)電層。通常,高k柵介質(zhì)層的沉積工藝為HDPCVD、MBE、ALD等臺(tái)階覆蓋性較好的沉積工藝,以便防止在溝槽頂部過(guò)早聚集而在溝槽中部留下空隙,影響后續(xù)金屬柵極填充率。然而,受制于傳統(tǒng)的沉積工藝限制,特別是在亞20nm技術(shù)中,這種臺(tái)階覆蓋性較好的共形沉積工藝將使得高k柵介質(zhì)層近似均勻地沉積在柵極溝槽底部以及側(cè)壁,也即側(cè)壁厚度與底部厚度接近或者兩者差別小于10%。因此,形成的高k柵介質(zhì)層不僅具有水平的第一部分而且還具有垂直的第二部分,完全包裹了后續(xù)沉積的金屬柵導(dǎo)電層。
在特征尺寸大于20nm時(shí),金屬柵導(dǎo)電層的寬度可以通過(guò)合理調(diào)整高k柵介質(zhì)層側(cè)壁厚度來(lái)達(dá)到所需數(shù)值。然而,在20nm以下,由于高k柵介質(zhì)層自身沉積工藝限制,側(cè)壁厚度減小存在瓶頸,因此柵極溝槽中能夠利用于金屬柵導(dǎo)電層的有效寬度大大下降,使得器件整體占地面積(footprint)難以有效地等比例縮減,并且縮窄的金屬柵極線寬可能會(huì)導(dǎo)致側(cè)向斷裂等可靠性問(wèn)題,從而降低了器件的整體性能。
發(fā)明內(nèi)容
由上所述,本發(fā)明的目的在于克服上述技術(shù)困難,提出一種能夠有效減小器件面積、提高器件可靠性的新型半導(dǎo)體器件及其制造方法。
為此,本發(fā)明提供了一種半導(dǎo)體器件制造方法,包括:在半導(dǎo)體襯底之上形成鰭片;在鰭片頂部形成界面氧化物層;在界面氧化物層上形成高K柵介質(zhì)層,具有水平的第一部分以及垂直的第二部分;在高K柵介質(zhì)層上形成金屬柵層;選擇性刻蝕高K柵介質(zhì)層,去除高K柵介質(zhì)層的垂直的第二部分,僅保留水平的第一部分。
其中,形成鰭片的步驟進(jìn)一步包括:在半導(dǎo)體襯底上形成掩模圖案,以掩模圖案為掩模,刻蝕半導(dǎo)體襯底形成沿第一方向延伸的多個(gè)鰭片;或者在半導(dǎo)體襯底上選擇性外延形成沿第一方向延伸的多個(gè)垂直的鰭片。
其中,形成鰭片之后進(jìn)一步包括,在鰭片兩側(cè)形成隔離層。
其中,形成隔離層的步驟進(jìn)一步包括:沉積絕緣層,絕緣層在鰭片頂部厚度遠(yuǎn)小于鰭片之間的開口內(nèi)的厚度;選擇性刻蝕絕緣層,去除鰭片頂部上的部分絕緣層并且同時(shí)減小鰭片之間的開口內(nèi)的部分絕緣層厚度。
其中,形成界面氧化物層步驟之前進(jìn)一步包括:在鰭片上形成沿第二方向延伸的犧牲介質(zhì)層和犧牲導(dǎo)體層;在犧牲導(dǎo)體層沿第一方向的兩側(cè)形成柵極側(cè)墻。
其中,以柵極側(cè)墻為掩模,在鰭片沿第一方向的兩側(cè)中形成源漏區(qū)。
其中,形成界面氧化物層的步驟進(jìn)一步包括:在鰭片上形成層間介質(zhì)層;刻蝕去除犧牲介質(zhì)層和犧牲導(dǎo)體層,在層間介質(zhì)層中留下暴露鰭片頂部的柵極開口;在柵極開口中氧化形成界面氧化物層,具有水平的第一部分以及垂直的第二部分。
其中,高K柵介質(zhì)層和/或金屬柵層與界面氧化物層共形。
其中,采用離子注入調(diào)整金屬柵層的功函數(shù)。
其中,形成金屬柵層之前還包括,對(duì)高K柵介質(zhì)層進(jìn)行退火。
其中,選擇性刻蝕高K柵介質(zhì)層之后進(jìn)一步包括選擇性刻蝕界面氧化物層,僅保留界面氧化物層的水平的第一部分。
其中,選擇性刻蝕高K柵介質(zhì)層之后進(jìn)一步包括,在水平的高K柵介質(zhì)層的兩側(cè)形成應(yīng)力襯層。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中國(guó)科學(xué)院微電子研究所,未經(jīng)中國(guó)科學(xué)院微電子研究所許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410408864.7/2.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過(guò)程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過(guò)程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過(guò)程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 氫燃料制造系統(tǒng)、氫燃料制造方法以及氫燃料制造程序
- 單元控制系統(tǒng)、生產(chǎn)系統(tǒng)以及控制方法
- 制造裝置及制造方法以及制造系統(tǒng)
- 一種三相異步電動(dòng)機(jī)制造工藝方法
- 制造設(shè)備、制造裝置和制造方法
- 用于監(jiān)測(cè)光學(xué)鏡片制造過(guò)程的方法
- 產(chǎn)品的制造系統(tǒng)、惡意軟件檢測(cè)系統(tǒng)、產(chǎn)品的制造方法以及惡意軟件檢測(cè)方法
- 一種面向制造服務(wù)的制造能力評(píng)估方法
- 一種基于云制造資源的制造能力建模方法
- 制造設(shè)備系統(tǒng)、制造設(shè)備以及制造方法
- 一種數(shù)據(jù)庫(kù)讀寫分離的方法和裝置
- 一種手機(jī)動(dòng)漫人物及背景創(chuàng)作方法
- 一種通訊綜合測(cè)試終端的測(cè)試方法
- 一種服裝用人體測(cè)量基準(zhǔn)點(diǎn)的獲取方法
- 系統(tǒng)升級(jí)方法及裝置
- 用于虛擬和接口方法調(diào)用的裝置和方法
- 線程狀態(tài)監(jiān)控方法、裝置、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
- 一種JAVA智能卡及其虛擬機(jī)組件優(yōu)化方法
- 檢測(cè)程序中方法耗時(shí)的方法、裝置及存儲(chǔ)介質(zhì)
- 函數(shù)的執(zhí)行方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)





