[發(fā)明專利]改進的雙摻雜浮柵晶體管

有效

• 申請?zhí)枺?/td>: 201410405898.0
• 申請日: 2014-08-18
• 公開（公告）號: CN105449002B
• 公開（公告）日: 2018-10-12
• 發(fā)明（設(shè)計）人: 呂冬琴;葉好華
• 申請（專利權(quán)）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L29/788
• 分類號: H01L29/788;H01L29/49;H01L21/336;H01L21/28
• 代理公司: 上海專利商標事務(wù)所有限公司 31100
• 代理人: 張欣

1.一種浮柵晶體管，包括：

半導體襯底；以及

依次形成在所述半導體襯底上的隧道氧化層、浮柵層、柵間介質(zhì)層、控制柵層，

其中所述浮柵層包括疊層區(qū)域，所述疊層區(qū)域包括多個第一摻雜類型的多晶硅子層，所述多個第一摻雜類型的多晶硅子層彼此以層間介質(zhì)層隔開，

所述浮柵層還包括在所述疊層區(qū)域兩側(cè)的第二摻雜類型的第一反型區(qū)域，所述第二摻雜類型和第一摻雜類型不同，其中，

所述第二摻雜類型的第一反型區(qū)域沿晶體管溝道長度方向設(shè)置在所述疊層區(qū)域兩側(cè)，并且，

所述浮柵層還包括沿晶體管溝道寬度方向設(shè)置在所述疊層區(qū)域的兩側(cè)的第二摻雜類型的第二反型區(qū)域。

2.如權(quán)利要求1所述的浮柵晶體管，其特征在于，所述疊層區(qū)域中的所述多個第一摻雜類型的多晶硅子層用作電荷存儲層。

3.如權(quán)利要求1所述的浮柵晶體管，其特征在于，所述第一反型區(qū)域和所述第二反型區(qū)域連續(xù)地圍繞所述疊層區(qū)域。

4.如權(quán)利要求1所述的浮柵晶體管，其特征在于，所述第一摻雜類型為N型或P型。

5.如權(quán)利要求1所述的浮柵晶體管，其特征在于，還包括源區(qū)和漏區(qū)，所述溝道長度方向為從源區(qū)到漏區(qū)的方向。

6.一種浮柵晶體管的制造方法，包括：

a)在半導體襯底上形成隧道氧化層；

b)在隧道氧化層上形成浮柵疊層，所述浮柵疊層包括多個第一摻雜類型的多晶硅子層，所述多個多晶硅子層彼此以層間介質(zhì)層隔開；

c)根據(jù)浮柵圖案的沿第一方向的特征刻蝕所述隧道氧化層和所述浮柵疊層；

d)使用傾角離子注入，使浮柵疊層沿第一方向的兩側(cè)區(qū)域反型為第二摻雜類型，所述第二摻雜類型和第一摻雜類型不同；

e)在浮柵疊層上形成柵間介質(zhì)層；

f)在所述柵間介質(zhì)層上形成控制柵層；

g)根據(jù)浮柵圖案的沿第二方向的特征刻蝕所述控制柵層、所述柵間介質(zhì)層、所述浮柵疊層、和所述隧道氧化層，所述第二方向和所述第一方向垂直；

h)使用傾角離子注入，使浮柵疊層沿第二方向的兩側(cè)區(qū)域反型為第二摻雜類型。

7.如權(quán)利要求6所述的制造方法，其特征在于，所述第一方向為晶體管的溝道寬度方向，所述第二方向為晶體管的溝道長度方向。

8.如權(quán)利要求6所述的制造方法，其特征在于，所述第一摻雜類型為N型或P型。

9.如權(quán)利要求6所述的制造方法，還包括：

在步驟h)所得柵極結(jié)構(gòu)的兩側(cè)形成側(cè)壁；以及

形成源區(qū)和漏區(qū)。

10.一種浮柵晶體管，根據(jù)如權(quán)利要求6－9中任一項所述的方法制得。

11.一種存儲電路，其特征在于，所述存儲電路的存儲單元包括如權(quán)利要求1-5中任一項所述的浮柵晶體管，和/或包括根據(jù)如權(quán)利要求6－9中任一項所述的方法制得的浮柵晶體管。

12.一種存儲設(shè)備，其特征在于，包括如權(quán)利要求11所述的存儲電路。