[發明專利]運用于雙端口靜態存儲器的寫入擾動減輕電路

有效

• 申請號: 201410403922.7
• 申請日: 2014-08-14
• 公開（公告）號: CN105321554B
• 公開（公告）日: 2018-05-18
• 發明（設計）人: 莊景德;盧建宇;鄭銘慶;杜明賢
• 申請（專利權）人: 智原科技股份有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 蘇捷;向勇

本公開涉及一種運用于雙端口靜態存儲器的寫入擾動減輕電路，其包括：一第一放電控制路徑，連接于該第二端口位元線、該第一端口位元線、與一第一控制線；以及一第二放電控制路徑，連接于該第二端口反相位元線、該第一端口反相位元線、與該第一控制線；其中，當該第二端口位元線為一高電壓且該第一端口位元線為一低電壓且該第一控制線動作時，產生一第一放電電流由該第二端口位元線流向該低電壓；以及當該第二端口反相位元線為該高電壓且該第一端口反相位元線為該低電壓且該第一控制線動作時，產生一第二放電電流由該第二端口反相位元線流向該低電壓。

技術領域

本發明涉及一種運用于靜態存儲器(SRAM)的電路，尤其涉及一種運用于雙端口靜態存儲器的寫入擾動減輕電路。

背景技術

請參照圖1，其所繪示為雙端口靜態存儲器(dual port SRAM)的存儲單元(memorycell)示意圖。存儲單元100包括：栓鎖電路(latching circuit)110、四個通道開關(passgate)APG1、APG2、BPG1、BPG2。

栓鎖電路110中，反相器104輸出端連接至反相器102輸入端，且反相器104輸入端連接至反相器102輸出端。再者，反相器104輸出端是作為栓鎖電路110的輸出端O，反相器102輸出端是作為栓鎖電路110的反相輸出端OB。

再者，每個存儲單元100中具有兩個端口(以下稱為A端口與B端口)。在A端口中，A端口字元線AWL控制A端口第一通道開關APG1與A端口第二通道開關APG2的開啟與關閉，使得寫入數據可經由A端口位元線ABL與A端口反相位元線ABLB儲存于存儲單元100中，或者經由A端口位元線ABL與A端口反相位元線ABLB讀取儲存于存儲單元100中的儲存數據。

同理，在B端口中，B端口字元線BWL控制B端口第一通道開關BPG1與B端口第二通道開關BPG2的開啟與關閉，使得寫入數據可經由B端口位元線BBL與B端口反相位元線BBLB儲存于存儲單元100中，或者經由B端口位元線BBL與B端口反相位元線BBLB讀取儲存于存儲單元100中的儲存數據。

再者，A端口第一通道開關APG1連接于A端口位元線ABL與栓鎖電路110的輸出端O之間，且A端口第一通道開關APG1的控制端連接至A端口字元線AWL；A端口第二通道開關APG2連接于A端口反相位元線ABLB與栓鎖電路110的反相輸出端OB之間，且A端口第二通道開關APG2的控制端連接至字元線AWL。

B端口第一通道開關BPG1連接于B端口位元線BBL與栓鎖電路110的輸出端O之間，且B端口第一通道開關BPG1的控制端連接至B端口字元線BWL；B端口第二通道開關BPG2連接于B端口反相位元線BBLB與栓鎖電路110的反相輸出端OB之間，且B端口第二通道開關BPG2的控制端連接至B端口字元線BWL。

基本上，A端口字元線AWL、A端口位元線ABL、A端口反相位元線ABLB可視為存儲單元100的A端口信號線；B端口字元線BWL、B端口位元線BBL、B端口反相位元線BBLB可視為存儲單元100的B端口信號線，而連接于存儲單元100的控制電路(未繪示)可經由A端口信號線或者B端口信號線來對存儲單元100進行讀取動作或者寫入動作。而以下簡單介紹雙端口靜態存儲器的存儲單元的動作原理。

如圖2A與圖2B所示，其為利用A端口信號線對存儲單元進行讀取動作的示意圖。其中，栓鎖電路110的輸出端O為Vcc電壓的高電平，栓鎖電路110的反相輸出端OB為0V的低電平。

如圖2A所示，在A端口字元線AWL尚未動作前(A端口字元線AWL為0V)，控制電路(未繪示)將A端口位元線ABL以及A端口反相位元線ABLB預充電(pre-charge)至Vcc電壓。之后，浮接(floating)A端口位元線ABL以及A端口反相位元線ABLB。