[發明專利]一種用于提高RS485總線數據傳輸可靠性的使能信號控制電路

有效

• 申請號: 201410403802.7
• 申請日: 2014-08-15
• 公開（公告）號: CN104216317B
• 公開（公告）日: 2017-04-19
• 發明（設計）人: 高秀偉;艾重陽
• 申請（專利權）人: 北京佳訊飛鴻電氣股份有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 北京汲智翼成知識產權代理事務所(普通合伙)11381
• 代理人: 陳曦

1.一種用于提高RS485總線數據傳輸可靠性的使能信號控制電路，其特征在于：

所述使能信號控制電路設置在單片機引腳(TXD)與RS485接口芯片之間，輸入端與所述單片機引腳(TXD)相連接，輸出端分別與RS485接口芯片的第一引腳(DE)、第二引腳(/RE)和第三引腳(DI)相連接，用于控制RS485接口芯片發送/接收使能信號和數據信號；其中，所述使能信號控制電路由第一與非門、第二與非門、第三與非門、電阻和電容構成；所述單片機引腳(TXD)分別與所述第一與非門的第一輸入端(1)、第二輸入端(2)相連接，所述第一與非門的第三輸出端(3)分別與所述第三與非門的第八輸入端(8)、第九輸入端(9)相連，所述第三與非門的第十輸出端(10)與RS485接口芯片的第三引腳(DI)相連接；所述單片機引腳(TXD)與所述第二與非門的第五輸入端(5)相連接，所述第二與非門的第六輸入端(6)通過電阻(R 1)與電源(VCC)相連，所述第二與非門的第四輸出端(4)與所述RS485接口芯片的第一引腳(DE)、第二引腳(/RE)相連接；所述電容跨接在所述第一與非門的第三輸出端(3)和第二與非門的第六輸入端(6)之間，并且所述電容的第一引腳(11)與第二與非門的第六輸入端(6)相連。

2.如權利要求1所述的使能信號控制電路，其特征在于：

當不發送數據時，所述單片機引腳(TXD)為高電平，所述第一與非門的第一輸入端(1)、第二輸入端(2)為高電平，第三輸出端(3)為低電平；所述第二與非門的第五輸入端(5)、第六輸入端(6)為高電平，第四輸出端(4)為低電平；所述RS485接口芯片的第二引腳(/RE)工作，第三引腳(DI)不接收數據，即發送處于禁止狀態，所述RS485接口芯片的第四引腳(A)、第五引腳(B)為高阻狀態，所述第三引腳(DI)接收到1；所述電容的第一引腳(11)為高電平，第二引腳(12)為低電平，所述電容充滿電荷。

3.如權利要求1所述的使能信號控制電路，其特征在于：

當開始發送數據時，所述單片機引腳(TXD)由高電平變為低電平，所述第一與非門的第一輸入端(1)、第二輸入端(2)為低電平，第三輸出端(3)為高電平；所述電源(VCC)通過所述電阻繼續向所述電容充電，所述電容過充電；所述第二與非門的第五輸入端(5)為低電平，第四輸出端(4)由低電平變為高電平，向所述RS485接口芯片發送使能信號；所述RS485接口芯片的第一引腳(DE)接收所述使能信號工作，第三引腳(DI)接收到0。

4.如權利要求1所述的使能信號控制電路，其特征在于：

當發送數據完畢，所述單片機引腳(TXD)上升沿到來時，所述第一與非門的第三輸出端(3)為低電平；所述電容瞬間放電，將所述第二與非門的第六輸入端(6)拉為低電平，所述第二與非門的第四輸出端(4)仍為高電平，此時所述RS485接口芯片的第一引腳(DE)保持工作，第三引腳(DI)保持接收數據狀態；

所述電容充電至完成，所述第二與非門的第六輸入端(6)變為高電平；所述第二與非門的第五輸入端(5)為高電平，第四輸出端(4)變為低電平，發送禁止信號，所述RS485接口芯片的第二引腳(/RE)接收所述使能信號工作，第三引腳(DI)不再接收數據。

5.如權利要求1所述的使能信號控制電路，其特征在于：

所述電阻與所述電容構成RC電路，所述RC電路的時間常數大于數據到達所述RS485接口芯片與使能信號到達所述RS485接口芯片的時間差。

6.如權利要求1所述的使能信號控制電路，其特征在于：

所述使能信號控制電路還包括濾波電容，所述濾波電容的第一引腳(14)接地，第二引腳(13)與所述第二與非門的第四輸出端(4)相連接。