[發(fā)明專利]降低集成電路RC延遲的方法在審
| 申請(qǐng)?zhí)枺?/td> | 201410403716.6 | 申請(qǐng)日： | 2014-08-15 |
| 公開（公告）號(hào)： | CN104134629A | 公開（公告）日： | 2014-11-05 |
| 發(fā)明（設(shè)計(jì)）人： | 雷通;桑寧波 | 申請(qǐng)（專利權(quán)）人： | 上海華力微電子有限公司 |
| 主分類號(hào)： | H01L21/768 | 分類號(hào)： | H01L21/768;H01L23/522 |
| 代理公司： | 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237 | 代理人： | 王宏婧 |
| 地址： | 201203 上海市*** | 國(guó)省代碼： | 上海;31 |
| 權(quán)利要求書： | 查看更多 | 說(shuō)明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 降低 集成電路 rc 延遲 方法 | ||
1.一種降低集成電路RC延遲的方法，其特征在于包括：
在多孔低介電常數(shù)材料中形成銅互連結(jié)構(gòu)，并且在對(duì)銅互連結(jié)構(gòu)進(jìn)行平坦化處理；
在形成銅互連結(jié)構(gòu)的多孔低介電常數(shù)材料表面生長(zhǎng)銅擴(kuò)散介質(zhì)阻擋層；
通過(guò)光刻和刻蝕工藝將銅互連結(jié)構(gòu)之外的區(qū)域的銅擴(kuò)散介質(zhì)阻擋層去除，保留銅互連結(jié)構(gòu)上的銅擴(kuò)散介質(zhì)阻擋層；
再次進(jìn)行低介電常數(shù)材料的生長(zhǎng)，從而在保留的銅擴(kuò)散介質(zhì)阻擋層和多孔低介電常數(shù)材料上形成上部多孔低介電常數(shù)材料層；
對(duì)上部多孔低介電常數(shù)材料層進(jìn)行表面平坦化處理。
2.根據(jù)權(quán)利要求1所述的降低集成電路RC延遲的方法，其特征在于，所述銅擴(kuò)散介質(zhì)阻擋層是氮摻雜碳化硅薄膜。
3.根據(jù)權(quán)利要求1或2所述的降低集成電路RC延遲的方法，其特征在于，銅擴(kuò)散介質(zhì)阻擋層還可以是氮化硅層或者碳化硅層。
4.根據(jù)權(quán)利要求1或2所述的降低集成電路RC延遲的方法，其特征在于，銅擴(kuò)散介質(zhì)阻擋層的厚度為300-800A。
5.根據(jù)權(quán)利要求1或2所述的降低集成電路RC延遲的方法，其特征在于，低介電常數(shù)材料的k介于2.0-3.0之間。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海華力微電子有限公司，未經(jīng)上海華力微電子有限公司許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201410403716.6/1.html，轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過(guò)程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過(guò)程中處理半導(dǎo)體或電固體器件的裝置；專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過(guò)程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
