[發明專利]數控延遲鎖定環基準發生器

在審

• 申請號: 201410401923.8
• 申請日: 2014-07-04
• 公開（公告）號: CN105337611A
• 公開（公告）日: 2016-02-17
• 發明（設計）人: 周耀;曹羽歐;錢曉州;白寧;許新顏
• 申請（專利權）人: 硅存儲技術公司
• 主分類號: H03L7/083
• 分類號: H03L7/083
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 謝攀;劉春元

技術領域

公開了一種用于數控延遲鎖定環基準發生器的系統和方法。

背景技術

電子設備越來越需求超高速存儲器設備。例如，系統正被預期將要求以超過160MHz的速度進行從閃速存儲器設備的讀操作。這樣的系統將需要超精準的時序控制器。現有技術中的系統典型地使用延遲鎖定環(DLL)設備。DLL系統需要恒定輸入基準時鐘來鎖定延遲時序。如果在輸入基準時鐘中存在假信號(glitch)(可能由噪聲、電磁干擾等造成)，那么當輸入基準時鐘缺失達甚至一個或兩個時鐘周期時，DLL系統會產生誤鎖(falselock)。

所需要的是一種用于生成能夠在輸入基準時鐘暫時缺失時繼續操作的基準信號的改進的時序控制器。

發明內容

公開了一種用于數控延遲鎖定環基準發生器的系統和方法。即使當輸入基準時鐘暫時缺失時，該系統仍能夠繼續操作。

附圖說明

圖1描繪了基準信號發生器的實施例。

圖2描繪了電流控制延遲環的實施例。

圖3描繪了基準信號發生器的另一實施例。

具體實施方式

圖1中描繪了基準信號生成系統100的實施例。基準信號生成系統100包括如所示的那樣耦合在一起的基準時鐘110、分頻器120、相位誤差檢測器130、可逆計數器140、混合控制器150以及電流控制延遲環160。

基準時鐘110生成被標記為讀時鐘的信號，其是恒定頻率的時鐘信號。基準時鐘110可包括例如現有技術中已知的晶體振蕩器。讀時鐘的周期的示例是10ns。

分頻器120接收讀時鐘并可選地生成被標記為CLKS的信號，其是恒定頻率的時鐘信號，該恒定頻率是讀時鐘頻率的固定分頻。例如，如果讀時鐘的周期是10ns，分頻器120可被配置為進行X分頻。如果X例如等于4，則CLKS的周期是40ns。

相位誤差檢測器130接收CLKS以及來自電流控制延遲環160的被標記為CLKFB的信號。相位誤差檢測器130比較CLKS與CLKFB的相對相位。如果兩個信號異相，則相位誤差檢測器130斷言(assert)UP(上)輸出或DOWN(下)輸出。例如，如果CLKS相對于CLKFB的相位差量為負，則相位誤差檢測器130可斷言UP信號。如果CLKS相對于CLKFB的相位差量為正，則相位誤差檢測器130可斷言DOWN信號。如果兩個信號同相，則UP或DOWN信號都不被斷言。

可逆計數器140接收UP信號和DOWN信號。可逆計數器生成標記為FT_CT＜n：0＞的數字信號，其包括n+1位。n的示例值是3。FT_CT的值初始被設置在中間值位置。例如，如果n＝3，則FT_CT的值初始可被設置為1000。然后，每次UP信號被斷言，FT_CT將加1，并且每次DOWN信號被斷言，FT_CT將減1。

混合控制器150接收FT_CT信號。響應于FT_CT值，混合控制器150將改變其輸出的值，標記為CCTRL的信號，其由電流控制延遲環160接收。

電流控制延遲環160接收信號CCTRL并且響應于CCTRL而改變內部門的選擇。參照圖2，在一個實施例中，電流控制延遲環160包括多個延遲單元(其包括一個或多個門)門彼此串聯，此處示出為延遲單元210a、210b、210c、210d、......210n(n是整數)，其中每個延遲單元210a......210n分別被相應的電流源220a、220b、220c、220d、......220n(其中n是整數)控制。每個電流源220a......220n由多路復用器230的輸出MUX_OUT控制。MUX_OUT選擇要使用的門的數量。如果CCTRL被斷言，則電流控制延遲環160將通過多路復用器220使得另一個門能夠被使用。這將增大(或減小，如果門被禁用的話)從最后的門出現的信號CLKFB的延遲。當CLKFB的相位與CLKS的相位匹配時，延遲(充電電流)將被鎖定(固定)并且將不需要其它的改變。

同時，電流控制延遲環160可生成信號REF和DLYPULSE(DLY脈沖)。REF是信號CLKS的期望延遲版本。例如，可能期望生成作為以某一時間量(例如，10ns延遲)延遲的CLKS的延遲版本的信號。當期望的延遲已實現時(例如，其能夠在CLKS的循環的開始之后已經過去10ns之后被激活)，信號DLYPULSE被斷言。延遲量可通過決定要使用哪個延遲單元210a......210n的哪個輸出而確定。