[發明專利]在固態存儲器系統中進行基于潛伏期的數據再循環的系統和方法

有效

• 申請號: 201410400957.5
• 申請日: 2014-08-15
• 公開（公告）號: CN105279129B
• 公開（公告）日: 2018-02-06
• 發明（設計）人: 蔡裕;吳云翔;陳寧;E·F·哈拉特什;陳振崗
• 申請（專利權）人: 希捷科技有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42
• 代理公司: 北京律盟知識產權代理有限責任公司11287
• 代理人: 王田

相關申請的交叉引用

本申請要求題目為“Systems and Methods for Latency Based Data Recycling in a Solid State Memory System”的且由Cai等人于2013年10月17日提交的美國專利申請No.61/892,249的優先權(本申請是其非臨時申請)。為了全部目的，通過引用將上述臨時專利申請的全文并入本文。

技術領域

本發明的系統和方法大體上涉及固態存儲器，并且更具體地涉及用于在固態存儲器中再循環(recycle)數據的系統和方法。

背景技術

在固態存儲設備中的數據隨時間衰變，從而隨時間要求更強的糾錯能力。為了校正額外的錯誤，可以采用增強型糾錯電路。但是，這樣的增強型糾錯電路會增加訪問潛伏期(latency)。

因此，至少由于上述原因，本技術領域需要用于在固態存儲設備中保持數據的先進系統和方法。

發明內容

本發明的系統和方法大體上涉及固態存儲器，并且更具體地涉及用于在固態存儲器中再循環數據的系統和方法。

本發明的各種實施例提供了數據處理系統，所述數據處理系統包含：存儲器設備、數據解碼器電路和再循環控制電路。所述存儲器設備可操作用于保持數據集，并且所述數據解碼器電路可操作用于將數據解碼算法的一次或多次迭代應用到從所述存儲器設備訪問的數據集以得到解碼輸出，并且用于提供指示將所述數據解碼算法應用到所述數據集的迭代的次數的迭代計數。所述再循環控制電路可操作用于再循環與數據集對應的讀出數據。至少部分地基于迭代計數來觸發所述再循環。

本發明內容僅提供本發明的某些實施例的一般概要。短語“在一個實施例中”、“根據一個實施例”、“在各種實施例中”、“在一個或多個實施例中”、“在特定的實施例中”等一般地意指：緊隨該短語之后的特定的特征、結構或特性包含于本發明的至少一個實施例中，并且可以包含于本發明的不止一個的實施例中。重要的是，這樣的短語并不一定指的是同一實施例。根據下面的具體實施方式、所附的權利要求書和附圖，本發明的許多其他實施例將變得更加充分地顯然。

附圖說明

對本發明的各種實施例的進一步理解可以通過參照附圖來實現，將在本說明書的剩余部分中描述這些附圖。在附圖中，相似的附圖標記在全部若干附圖中用來指代相似的構件。在某些實例中，由小寫字母構成的副標簽與附圖標記相關聯，用于指示多個相似構件中的一個。當在不對現有的副標簽進行指定的情況下引用附圖標記時，它意在指代所有這樣的多個相似構件。

圖1示出了根據本發明的各種實施例包含基于迭代計數的數據再循環控制電路的固態存儲設備；

圖2示出了關于本發明的實施例可以使用的迭代式數據處理電路的一種實現方式；以及

圖3a-3c是示出根據本發明的某些實施例用于進行基于迭代計數的數據再循環的方法的流程圖。

具體實施方式

本發明的系統和方法大體上涉及固態存儲器，并且本發明更具體地涉及用于在固態存儲器中再循環數據的系統和方法。

本發明的各種實施例提供了包含迭代式數據處理電路的固態存儲器系統。在從固態存儲器訪問的數據包含一個或多個錯誤的情況下，迭代式數據處理電路應用數據解碼算法的一次或多次迭代以試圖校正任何錯誤。將校正錯誤所需的迭代次數提供到基于迭代計數的數據再循環電路。基于迭代計數的數據再循環電路確定是否再循環所訪問的數據以提高所訪問數據的可靠性和/或減少對數據的進一步訪問的潛伏期。在本發明的某些實施例中，除了迭代計數之外還基于訪問數據的頻率來作出有關再循環的確定。

本發明的各種實施例提供了數據處理系統，所述數據處理系統包含：存儲器設備、數據解碼器電路和再循環控制電路。所述存儲器設備可操作用于保持數據集，而所述數據解碼器電路可操作用于將數據解碼算法的一次或多次迭代應用到從所述存儲器設備訪問的數據集以得到解碼輸出，并且用于提供指示將所述數據解碼算法應用到所述數據集的迭代的次數的迭代計數。所述再循環控制電路可操作用于再循環與數據集對應的讀出數據。至少部分地基于迭代計數來觸發所述再循環。