[發明專利]一種USB2.0接口芯片的控制方法

在審

• 申請號: 201410400546.6
• 申請日: 2014-08-14
• 公開（公告）號: CN104156336A
• 公開（公告）日: 2014-11-19
• 發明（設計）人: 蘇振宇
• 申請（專利權）人: 浪潮電子信息產業股份有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F13/42
• 代理公司: 濟南信達專利事務所有限公司 37100
• 代理人: 姜明

技術領域

本發明涉及一種計算機應用技術領域,?具體地說是一種USB2．0接口芯片的控制方法。

背景技術

USB，即通用串行總線，是一個外部總線標準，用于規范電腦與外部設備的連接和通訊，是應用在PC領域的接口技術。CH378是南京沁恒電子公司的USB接口芯片，支持USB設備方式和主機方式，內置了USB通訊協議的基本固件和文件系統管理固件，支持USB2．0接口規范。

狀態機是數字時序邏輯中重要的設計內容，通過狀態轉移圖設計手段可以將復雜的控制時序圖形化表示，分解為狀態之間的轉換關系，將問題簡化。以硬件描述語言VHDL完成的電路設計，經過綜合與布局后，可以快速燒錄至FPGA上進行測試，是現代IC設計驗證的技術主流。

發明內容

本發明的目的是提供一種USB2．0接口芯片的控制方法。采用CH378作為USB接口芯片，利用硬件描述語言VHDL設計狀態機對CH378進行控制，符合USB2．0總線接口規范，狀態機可以移植到不同型號的FPGA中，使得設計靈活方便。本發明可以滿足各種USB設備的使用需求。

本發明的目的是按以下方式實現的，采用CH378作為USB接口芯片，實現USB2．0協議；采用了FPGA現場可編程門陣列作為CH378的控制芯片，利用硬件描述語言VHDL設計狀態機對CH378芯片進行控制，實現了CH378的功能，?1）FPGA與CH378的接口及引腳功能；描述了CH378的引腳功能及與FPGA的接口，利用了FPGA的IO口和時鐘引腳與CH378相連，便于FPGA對CH378進行控制，其中：

CH378芯片的引腳及與FPGA的接口，除clk引腳外，CH378的其余引腳與FPGA的IO口連接，各引腳的功能如下：

clk：輸入信號，時鐘引腳，與FPGA的時鐘引腳相連，FPGA為CH378提供30MHz的時鐘頻率；

reset：輸入信號，CH378的復位信號；

D[31．．0]：雙向信號，8?bit數據總線；

nWR：輸入信號，低電平表示寫入數據有效；

nRD：輸入信號，低電平表示讀出數據有效；

A0：輸入信號，命令與數據的區分引腳，當A0?=?1時FPGA對CH378寫命令或讀狀態，當A0?=?0時讀寫數據；

nINT：輸出信號，中斷輸出引腳，低電平有效；

2）FPGA控制CH378的狀態機設計方法：詳細描述了FPGA的狀態機工作流程，利用狀態機實現了對CH378的控制，利用雙端口RAM實現了數據的緩存，狀態機是FPGA的核心，實現對CH378的控制，由空閑狀態IDLE、獲取中斷狀態TX_C22、讀取中斷值狀態RX_INT_S、釋放緩沖區狀態TX_C23、寫命令字狀態TX_C29、讀數據狀態RX_DAT、寫命令字狀態TX_C2A、寫數據狀態TX_DAT組成，控制步驟如下：

（1）上電后FPGA首先對CH378初始化，狀態機處于IDLE狀態，之后進入TX_C22狀態；

（2）在TX_C22狀態，FPGA向CH378寫入命令字0x22，請求獲得中斷狀態值，之后進入RX_INT_S狀態；

（3）在RX_INT_S狀態，狀態機讀取中斷狀態值，若為0x04表示端點0x02的接收器接收到數據，之后進入TX_C29狀態；若中斷狀態值不為0x04，說明未能接收到數據，狀態機進入TX_C23狀態；

（4）在TX_C23狀態，狀態機釋放USB緩沖區；

（5）在TX_C29狀態，狀態機向CH378寫入命令字0x29和端點號0x02，使CH378準備從0x02端點緩沖區讀取數據塊，之后進入RX_DAT狀態；

（6）在RX_DAT狀態，狀態機依次把從端點緩沖區讀取的數據寫入雙端口RAM，數據傳輸完成后CH378釋放緩沖區，之后進入TX_C2A狀態；

（7）在TX_C2A狀態，狀態機向CH378寫入命令字0x2A和端點號0x82，使CH378做好發送數據的準備，之后進入TX_DAT狀態；

（8）在TX_DAT狀態，狀態機讀取雙端口RAM中的數據并寫入端點0x82的發送緩沖區，由CH378把數據發送到上位機；

（9）完成了數據的傳輸過程，狀態機回到IDLE狀態。

所述的USB2．0接口芯片的控制方法，在FPGA中為了緩存數據的需要，設置了一雙端口RAM，上位機和FPGA對RAM進行獨立的訪問，使得設計更加靈活。