[發明專利]用于穿硅通路金屬化的粘合層

有效

• 申請號: 201410395895.3
• 申請日: 2014-08-13
• 公開（公告）號: CN104377162B
• 公開（公告）日: 2017-05-10
• 發明（設計）人: 阿爾圖爾·科利奇
• 申請（專利權）人: 朗姆研究公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/48
• 代理公司: 上海勝康律師事務所31263
• 代理人: 李獻忠

技術領域

本發明涉及一種用于在半導體晶片上形成半導體器件的方法。更具體地講，本發明涉及形成通路金屬化。

背景技術

包括穿硅(Si)通路的硅半導體用于從成像產品和存儲器到高速邏輯和高電壓器件產品的各種技術。嚴重依賴于形成為穿過硅半導體晶片的通路的一種技術是三維(3D)集成電路(IC)。三維IC是通過堆疊減薄的半導體晶片芯片并且使用穿硅通路(TSV)使它們互連而形成的。

發明內容

為了實現上述目的并且根據本發明的目的，提供了一種用于在硅晶片中形成銅填充的穿硅通路(through silicon via)特征的方法。在晶片中蝕刻穿硅通路。絕緣層形成在穿硅通路中。阻擋層(barrier layer)形成在穿硅通路中。無氧硅、鍺或硅鍺粘合層沉積在阻擋層上。種子層沉積在粘合層上。這個步驟之后是退火。所述特征用銅或銅合金填充并且經歷第二次退火。

在本發明的另一個表現形式中，提供了用于在硅層中形成銅填充特征的方法。阻擋層在硅層的特征中形成。硅、鍺或硅鍺粘合層沉積在阻擋層上。種子層沉積在粘合層上。這些特征用銅或銅合金填充，并且晶片經歷退火。

以下將在本發明的詳細描述中并且結合以下附圖更詳細地描述本發明的這些和其他特征。

附圖說明

在附圖的視圖中通過舉例方式而非限制方式來說明本發明，并且其中相同的附圖標記指代相似的元件，并且其中：

圖1是本發明的實施方式的流程圖。

圖2A至圖2G是使用本發明的工藝形成的結構的示意圖。

具體實施方式

現在參照如附圖所示的本發明的一些優選實施方式來詳細描述本發明。在以下描述中闡述了諸多具體細節以便提供對本發明的透徹理解。然而，本領域技術人員會明白，本發明在沒有這些具體細節中的一些或所有的情況下。在其他情況下沒有詳細描述公知的工藝步驟和/或結構，以免不必要地使本發明難以理解。

圖1是本發明的實施方式的高階流程圖。提供了穿硅通路(步驟104)。(最普通的二氧化硅或二氧化硅基)絕緣層形成在穿硅通路上(步驟108)。阻擋層形成在硅通路上(步驟112)。粘合層形成在阻擋層上(步驟116)。種子層形成在粘合層上(步驟120)，然后使晶片退火(124)。穿硅通路被填充(步驟128)。使堆層退火(步驟132)。使堆層平坦化(步驟136)。

在本發明的優選實施方式中，提供了襯底上的穿硅通路(步驟104)。圖2A是具有襯底204的堆層200的示意性剖視圖，該襯底204具有穿硅通路208。穿硅通路208可以完全穿過硅襯底204或者部分穿過硅襯底204。通常，如果穿硅通路208沒有完全穿過硅襯底204，那么隨后的工藝用來去除穿硅通路208沒有穿過的這部分硅襯底204，使得穿硅通路208穿過剩余的襯底204。優選地，穿硅通路208具有小于15μm的寬度。更優選地，穿硅通路208具有大于8:1的深寬比。優選地，穿硅通路208具有大于5μm的深度。

絕緣層形成在穿硅通路上(步驟108)。圖2B是在絕緣層212形成在穿硅通路208上之后的堆層200的示意性剖視圖。氧化硅(最常用的電介質)可以通過化學氣相沉積(CVD)或原子層沉積(ALD)工藝沉積或者在氧化氣氛中從硅上熱生長以形成絕緣層212。

阻擋層形成在通路上(步驟112)。圖2C是在阻擋層216形成在絕緣層212上之后的堆層200的示意性剖視圖。優選地，阻擋層216包括氮化鎢、TiN、TiW、TiSN、WSiN或RuTiN中的至少一種。更優選地，阻擋層216包括重量百分比大于10％的鎢。阻擋層216還可以通過物理氣相沉積(PVD)、CVD或ALD工藝來沉積，但后兩者是優選的，因為CVD和ALD在非常高的深寬比通路(>17:1)中提供均勻電鍍，從而可以提供層的更高的均勻度。在其他實施方式中，阻擋層216包括W、Ti、Ta、N、Si、O或C中的一種或多種的組合。

粘合層形成在阻擋層上(步驟116)。優選地，粘合層通過無電沉積(ELD)、原子層沉積(ALD)或化學氣相沉積(CVD)工藝沉積硅、鍺或硅鍺(SiGe)層來形成。這種粘合層可以通過使用SiH₄、GeH₄或其他含氫的硅和/或鍺的化合物來形成。這種層的厚度可以在至的范圍內，優選地在至的范圍內。圖2D是在粘合層220形成在阻擋層216上之后的堆層200的示意性剖視圖。