[發明專利]一種FPGA配置文件升級方法及系統

有效

• 申請號: 201410394336.0
• 申請日: 2014-08-12
• 公開（公告）號: CN104166566B
• 公開（公告）日: 2017-11-03
• 發明（設計）人: 陳鵬
• 申請（專利權）人: 福建星網銳捷網絡有限公司
• 主分類號: G06F9/445
• 分類號: G06F9/445
• 代理公司: 北京同達信恒知識產權代理有限公司11291
• 代理人: 黃志華

技術領域

本發明涉及電子電路設計技術領域，尤其涉及一種FPGA配置文件升級方法及系統。

背景技術

FPGA是一種集成度很高的新型高性能可編程芯片，其內部電路功能是可編程的(Programmable)，可以通過硬件描述語言(Hardware Description Language，簡稱HDL)和專用設計工具，在其內部靈活地實現極其復雜的電路功能，適用于高速、高密度的高端數字邏輯電路設計。其允許設計人員使用硬件描述語言完成電路設計，通過對應綜合工具的編譯生成配置文件，當FPGA加載配置文件后，即可實現設計需要的邏輯功能。

FPGA加載配置文件的方式如表1所示：

表1

其中，JTAG通常為調試模式下的加載方式，用于FPGA的在線調試。Master serial/SPI和Master SelectMAP/BPI為上電后FPGA主動從Flash器件中讀取配置信息，此時FPGA的配置文件存儲在Flash器件中。Slave serial/SPI和Slave SelectMAP/BPI為上電后，從第三方器件(CPLD(復雜可編程邏輯器件)、MCU(微處理器)等等)讀取配置信息對FPGA進行配置，此時配置信息存儲在第三方器件上或者第三方器件附帶的存儲器件中。其中Master SelectMAP/SPI和Master SelectMAP/BPI的區別在于配置總線的位寬不同。

由于產品需求變化或者功能問題，FPGA存在升級需求，因此在實際應用中對FPGA配置文件的更新升級變得十分重要。

現有的FPGA更新升級的方案主要包括以下兩種：1)通過第三方器件直接升級FPGA，即通常所用的從串或者從并方式；2)使用CPU或者CPLD等第三方器件控制對FPGA加載的FLASH進行升級。上述兩種FPGA升級方案中，無需獨立的FLASH器件存儲FPGA的升級文件，即使出現升級失敗，直接由第三方器件重新升級即可。但是，上述兩種方式均需要增加第三方器件進行FPGA升級，增加了硬件成本。

發明內容

本發明實施例提供一種FPGA配置文件的升級方法及系統，用以在不增加邏輯器件的前提下，實現FPGA配置文件的升級，降低FPGA配置文件升級的硬件成本。

本發明實施例提供一種FPGA配置文件升級方法，應用于現場可編程門陣列FPGA配置文件升級系統中，所述FPGA配置文件升級系統包括FPGA和兩個配置單元，每一配置單元包括一狀態保持器、一電子開關和一存儲器；

所述方法，包括：

所述FPGA在進行配置文件升級時，接收配置升級文件分片；

所述FPGA根據第一配置單元中的第一狀態保持器確定當前加載配置文件的第一存儲器；并

控制第二配置單元中的第二狀態保持器將第二電子開關切換至配置文件升級通路，通過所述配置文件升級通路將接收到的配置升級文件分片寫入第二存儲器中；

將所述第二存儲器的寫地址增加一個分片的大小；

判斷是否接收到全部的配置升級文件分片；

如果是，所述FPGA控制所述第二狀態保持器將第二電子開關切換至配置文件加載通路以及控制第一狀態保持器將第一電子電子開關的配置文件加載通路關閉；

如果否，接收下一配置升級文件分片，并返回執行通過所述配置文件升級通路將接收到的配置升級文件分片寫入第二存儲器中的步驟。

在接收到配置升級文件分片之后，根據第一配置單元中的第一狀態保持器確定當前加載配置文件的第一存儲器之前，還包括：

所述FPGA將所述配置升級文件分片存儲在自身的第一隨機存儲器RAM中；以及

在通過所述配置文件升級通路將接收到的配置升級文件分片寫入第二存儲器中之后，將所述第二存儲器的寫地址增加一個分片的大小之前，還包括：

所述FPGA從所述第二存儲器中回讀寫入的配置升級文件分片，并存儲在自身的第二RAM中；

所述FPGA比較所述第一RAM和第二RAM存儲的配置升級文件分片是否一致；

如果一致，則執行將所述第二存儲器的寫地址增加一個分片的大小的步驟；

如果不一致，則將所述第一RAM中存儲的配置升級文件分片重新通過所述配置文件升級通路寫入所述第二存儲器中。

所述FPGA在控制所述第二狀態保持器將第二電子開關切換至配置文件加載通路之后，還包括：

所述FPGA控制復位電路復位，重新加載配置文件。

所述存儲器為閃存FLASH；以及