[發明專利]半導體器件及其制造方法

有效

• 申請號: 201410393679.5
• 申請日: 2014-08-12
• 公開（公告）號: CN104377197B
• 公開（公告）日: 2019-09-10
• 發明（設計）人: 梁正吉;金相秀;權兌勇;許盛祺
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L21/77
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 翟然

1.一種半導體器件，包括：

襯底，包括第一區和第二區；

第一晶體管，在所述第一區中并且包括第一溝道區，所述第一溝道區由形成在下半導體層上的上半導體層形成，所述第一溝道區是接觸所述襯底并從其突出的鰭結構；

第二晶體管，在所述第二區中并且包括第二溝道區，所述第二溝道區由所述上半導體層形成，所述第二溝道區具有環繞柵結構；

所述第一晶體管的第一柵電極，所述第一柵電極覆蓋所述鰭結構；以及

所述第二晶體管的第二柵電極，所述第二柵電極形成在所述第二溝道區周圍，使得所述第二柵電極從上方、下方以及在兩側覆蓋所述第二溝道區，

其中，所述下半導體層由與所述上半導體層不同的材料形成。

2.根據權利要求1所述的半導體器件，其中：

所述下半導體圖案包括相對于所述上半導體層具有蝕刻選擇性的材料。

3.根據權利要求1所述的半導體器件，其中：

所述第二溝道區具有與所述上半導體層和所述下半導體層之間的界面實質上共面的底表面。

4.根據權利要求1所述的半導體器件，其中：

所述第一柵極結構具有與所述第二柵極結構的頂表面實質上共面的頂表面。

5.根據權利要求1所述的半導體器件，還包括：

第一柵極電介質層，覆蓋所述鰭結構的表面并形成在所述鰭結構與所述第一柵電極之間；以及

第二柵極電介質層，覆蓋所述第二溝道區的表面并形成在所述第二溝道區與所述第二柵電極之間。

6.根據權利要求1所述的半導體器件，還包括：

第一源極/漏極區，通過所述第一溝道區彼此間隔開，每個第一源極/漏極區包括所述下半導體層和所述上半導體層；以及

第二源極/漏極區，通過所述第二溝道區彼此間隔開，每個第二源極/漏極區包括所述下半導體層和所述上半導體層。

7.一種半導體器件，包括：

襯底，包括第一區和第二區；

第一晶體管，提供在所述第一區上以包括從所述襯底突出的第一溝道區；以及

第二晶體管，提供在所述第二區上以包括第二溝道區和在所述襯底和所述第二溝道區之間延伸的柵電極，

其中，所述第一溝道區包括包含與所述第二溝道區不同的材料的下半導體圖案和包含與所述第二溝道區相同的材料的上半導體圖案。

8.根據權利要求7所述的器件，其中所述下半導體圖案包括相對于所述上半導體圖案具有蝕刻選擇性的材料。

9.根據權利要求7所述的器件，其中所述第二溝道區具有與所述上半導體圖案和所述下半導體圖案之間的界面實質上共面的底表面。

10.根據權利要求7所述的器件，其中所述第一晶體管是PMOS晶體管，所述第二晶體管是NMOS晶體管。

11.根據權利要求7所述的器件，其中所述第一晶體管是具有1V或更高的操作電壓的高電壓晶體管，所述第二晶體管是具有小于1V的操作電壓的低電壓晶體管。

12.根據權利要求11所述的器件，其中所述下半導體圖案與所述襯底的頂表面接觸。

13.根據權利要求7所述的器件，其中所述下半導體圖案是多個下半導體圖案的部分，

所述上半導體圖案是多個上半導體圖案的部分，以及

所述下半導體圖案和所述上半導體圖案交替地并重復地層疊在彼此頂部上。

14.根據權利要求13所述的器件，其中所述第二溝道區是多個第二溝道區的部分，每個所述第二溝道區與所述上半導體圖案中的相應一個是共面的。

15.根據權利要求7所述的器件，其中所述下半導體圖案比所述上半導體圖案厚。

16.根據權利要求7所述的器件，其中在所述第一晶體管處，所述下半導體圖案具有比所述上半導體圖案的寬度小的寬度。

17.根據權利要求7所述的器件，其中所述第二晶體管包括通過所述第二溝道區彼此間隔開的源極區和漏極區，以及

所述源極區和漏極區的下部分包括與所述下半導體圖案相同的材料。