[發(fā)明專利]一種垂直環(huán)柵隧穿晶體管及其制備方法

在審

• 申請?zhí)枺?/td>: 201410392305.1
• 申請日: 2014-08-11
• 公開（公告）號: CN104157687A
• 公開（公告）日: 2014-11-19
• 發(fā)明（設(shè)計）人: 孫雷;徐浩;張一博;韓靜文;王漪;張盛東
• 申請（專利權(quán)）人: 北京大學(xué)
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336
• 代理公司: 北京萬象新悅知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11360
• 代理人: 朱紅濤

技術(shù)領(lǐng)域

本發(fā)明屬于CMOS超大集成電路(ULSI)中的場效應(yīng)晶體管邏輯器件與電路領(lǐng)域，具體涉及一種結(jié)合垂直溝道、異類雜質(zhì)分凝和肖特基勢壘源/漏結(jié)構(gòu)的環(huán)柵晶體管及其制備方法。

背景技術(shù)

在摩爾定律的驅(qū)動下，傳統(tǒng)MOSFET的特征尺寸不斷縮小，如今已經(jīng)到進(jìn)入納米尺度，隨之而來，器件的短溝道效應(yīng)等負(fù)面影響也愈加嚴(yán)重。漏致勢壘降低、帶帶隧穿等效應(yīng)使得器件關(guān)態(tài)漏泄電流不斷增大。在對新型器件結(jié)構(gòu)的研究中，源漏摻雜環(huán)柵(Gate?All?Around?transistor，GAA)結(jié)構(gòu)是目前最受關(guān)注的一種。GAA器件具有更好的柵控特性，可以滿足最尖銳的特性需求，從而適應(yīng)器件尺寸縮小的需求，提高集成度。器件由于環(huán)形柵結(jié)構(gòu)和納米線溝道的特點，表現(xiàn)出很好的抑制短溝道效應(yīng)性能。在制成水平溝道GAA器件的同時，可以注意到納米線(NW)的排列方式?jīng)Q定了GAA結(jié)構(gòu)存在應(yīng)用垂直溝道的可能，目前已有關(guān)于摻雜源漏垂直溝道GAA器件的實驗報道，相較水平溝道GAA器件，垂直溝道GAA器件的優(yōu)勢突出在兩點：(1)可實現(xiàn)更高的集成度，(2)垂直溝道GAA的柵長不再由光刻能力決定，而是由柵材料的縱向厚度決定，這就可能突破集成加工的光刻極限。需要指出的是，此時單個垂直溝道GAA在柵長和柵寬(即納米線的周長)兩個維度都進(jìn)入納米尺度，而兩個維度上都可以突破納米加工的光刻極限。因此，垂直溝道GAA相較水平溝道GAA更具研發(fā)價值，也更富挑戰(zhàn)性。

需要指出的是，垂直溝道的GAA結(jié)構(gòu)具有良好的柵控能力，同樣也面對著源漏設(shè)計的問題。對于傳統(tǒng)的MOS場效應(yīng)晶體管，為了抑制短溝道效應(yīng)，必須采用超淺結(jié)和陡變摻雜的源/漏區(qū)，因而對熱預(yù)算的要求極為苛刻。此外，納米線的引入，使得GAA源漏設(shè)計較平面器件和多柵器件更為復(fù)雜。而High-K柵介質(zhì)(介電常數(shù)K>3.9)與金屬柵組合(HKMG)的熱穩(wěn)定問題，以及此后可能應(yīng)用的SiGe、Ge和其他寬禁帶材料對源漏設(shè)計同樣存在熱預(yù)算的需求。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種結(jié)合垂直溝道、異類雜質(zhì)分凝和肖特基勢壘源/漏結(jié)構(gòu)的環(huán)柵場效應(yīng)晶體管及其制備方法。在保持了傳統(tǒng)GAA各種優(yōu)點的條件下，該結(jié)構(gòu)利用肖特基勢壘源/漏結(jié)構(gòu)降低了熱預(yù)算、減小了漏電流、簡化了工藝要求，利用異類雜質(zhì)分凝形成了陡變隧穿、獲得了最小的亞閾值斜率，并利用垂直溝道、環(huán)形柵結(jié)構(gòu)突破了集成加工光刻極限限制，提高了集成度。

本發(fā)明提供的技術(shù)方案如下：

一種結(jié)合垂直溝道、異類雜質(zhì)分凝和肖特基勢壘源/漏結(jié)構(gòu)的環(huán)柵場效應(yīng)晶體管，包括一個垂直方向的環(huán)狀半導(dǎo)體溝道4，一個環(huán)狀柵電極6，一個環(huán)狀柵介質(zhì)層5，一個源區(qū)2，一個雜質(zhì)分凝區(qū)7，一個漏區(qū)3，一個雜質(zhì)分凝區(qū)8，一個半導(dǎo)體襯底1；其中，源區(qū)2位于垂直溝道4的底部，與襯底1相接，雜質(zhì)分凝區(qū)7介于源區(qū)2與垂直溝道4之間；漏區(qū)3位于垂直溝道4的頂部，雜質(zhì)分凝區(qū)8介于漏區(qū)3與垂直溝道4之間；柵介質(zhì)層5和柵電極6呈環(huán)狀圍繞住垂直溝道4；源區(qū)2和漏區(qū)3分別與溝道4形成肖特基接觸；所述雜質(zhì)分凝區(qū)7和雜質(zhì)分凝區(qū)8的雜質(zhì)選自異類材質(zhì)，即：雜質(zhì)分凝區(qū)7的雜質(zhì)選自于p型材料時，雜質(zhì)分凝區(qū)8的雜質(zhì)選自于n型材料；雜質(zhì)分凝區(qū)7的雜質(zhì)選自于n型材料時，雜質(zhì)分凝區(qū)8的雜質(zhì)選自于p型材料。

所述源區(qū)和漏區(qū)可為任何導(dǎo)電性良好的金屬或金屬與襯底材料形成的化合物，且所述源漏區(qū)金屬為同一種金屬。

所述源端和漏端雜質(zhì)分凝區(qū)為異類(n或p型)雜質(zhì)高摻雜(有效摻雜濃度>10¹⁹cm^-3)分凝區(qū)域。

本發(fā)明所述場效應(yīng)晶體管的制備方法，包括以下步驟：

(1)在半導(dǎo)體襯底上通過半導(dǎo)體線條應(yīng)力限制氫化或氧化工藝獲取垂直納米線；

(2)在襯底與納米線表面沉積雙層介質(zhì)并光刻加工窗口；

(3)濕法腐蝕暴露源端納米線，進(jìn)行高摻雜雜質(zhì)(如n型)注入，淀積金屬并實施金屬和硅固相反應(yīng)(Solid?Phase?Reaction，SPR)形成雜質(zhì)分凝區(qū)和埋源區(qū)；

(4)高密度等離子體(HDP)淀積回刻介質(zhì)至填滿為源區(qū)固相反應(yīng)(SPR)打開的加工窗口，選擇性腐蝕納米線上介質(zhì)層后淀積HKMG(High-K柵介質(zhì)與金屬柵組合)層，并形成柵極引線；

(5)沉積介質(zhì)至將柵電極覆蓋，此時沉積的介質(zhì)厚度對應(yīng)于MOS晶體管器件的設(shè)計柵長；

(6)選擇性腐蝕High-K柵介質(zhì)及柵電極層至漏極納米線漏出；