[發明專利]一種雜質分凝肖特基源漏器件及其制備方法

有效

• 申請號: 201410392233.0
• 申請日: 2014-08-11
• 公開（公告）號: CN104134701B
• 公開（公告）日: 2017-05-03
• 發明（設計）人: 孫雷;徐浩;張一博;韓靜文;王漪;張盛東
• 申請（專利權）人: 北京大學
• 主分類號: H01L29/812
• 分類號: H01L29/812;H01L21/338;H01L29/417;H01L29/06
• 代理公司: 北京萬象新悅知識產權代理事務所(普通合伙)11360
• 代理人: 朱紅濤

技術領域

本發明屬于CMOS超大集成電路(ULSI)中的場效應晶體管邏輯器件與電路領域，具體涉及一種結合垂直溝道、雜質分凝和肖特基勢壘源/漏結構的環柵MOS晶體管及其制備方法。

背景技術

在摩爾定律的驅動下，傳統MOSFET的特征尺寸不斷縮小，如今已經到進入納米尺度，隨之而來，器件的短溝道效應等負面影響也愈加嚴重。漏致勢壘降低、帶帶隧穿等效應使得器件關態漏泄電流不斷增大。在對新型器件結構的研究中，源漏摻雜環柵(Gate All Around transistor，GAA)結構是目前最受關注的一種。GAA器件具有更好的柵控特性，可以滿足最尖銳的特性需求，從而適應器件尺寸縮小的需求，提高集成度。器件由于環形柵結構和納米線溝道的特點，表現出很好的抑制短溝道效應性能。在制成水平溝道GAA器件的同時，可以注意到納米線(NW)的排列方式決定了GAA結構存在應用垂直溝道的可能，目前已有關于摻雜源漏垂直溝道GAA器件的實驗報道，相較水平溝道GAA器件，垂直溝道GAA器件的優勢突出在兩點：(1)可實現更高的集成度，(2)垂直溝道GAA的柵長不再由光刻能力決定，而是由柵材料的縱向厚度決定，這就可能突破集成加工的光刻極限。需要指出的是，此時單個垂直溝道GAA在柵長和柵寬(即納米線的周長)兩個維度都進入納米尺度，而兩個維度上都可以突破納米加工的光刻極限。因此，垂直溝道GAA相較水平溝道GAA更具研發價值，也更富挑戰性。

需要指出的是，垂直溝道的GAA結構具有良好的柵控能力，同樣也面對著源漏設計的問題。對于傳統的MOS場效應晶體管，為了抑制短溝道效應，必須采用超淺結和陡變摻雜的源/漏區，因而對熱預算的要求極為苛刻。此外，納米線的引入，使得GAA源漏設計較平面器件和多柵器件更為復雜。而High-K柵介質(介電常數K>3.9)與金屬柵組合(HKMG)的熱穩定問題，以及此后可能應用的SiGe、Ge和其他寬禁帶材料對源漏設計同樣存在熱預算的需求。

發明內容

本發明的目的是提供一種結合垂直溝道、雜質分凝和肖特基勢壘源/漏結構的環柵MOS場效應晶體管及其制備方法。在與現有CMOS工藝兼容并且保持了傳統GAA各種優點的條件下，該結構利用肖特基勢壘源/漏結構降低了熱預算、減小了漏電流、簡化了工藝要求，利用雜質分凝減薄了勢壘、增大了驅動電流，并利用垂直溝道、環形柵結構突破了集成加工光刻極限限制，提高了集成度。

本發明提供的技術方案如下：

一種結合垂直溝道、雜質分凝和肖特基勢壘源/漏結構的環柵MOS晶體管，包括一個垂直方向的環狀半導體溝道4，一個環狀柵電極6，一個環狀柵介質層5，一個源區2，一個雜質分凝區7，一個漏區3，一個雜質分凝區8，一個半導體襯底1；其中，源區2位于垂直溝道4的底部，與襯底1相接，雜質分凝區7介于源區2與垂直溝道4之間；漏區3位于垂直溝道4的頂部，雜質分凝區8介于漏區3與垂直溝道4之間；柵介質層5和柵電極6呈環狀圍繞住垂直溝道4；源區2和漏區3分別與溝道4形成相同勢壘高度的肖特基接觸；所述源端和漏端雜質分凝區為同種(n或p型)雜質高摻雜(有效摻雜濃度>10¹⁹cm^-3)區域。

所述源區和漏區可為任何導電性良好的金屬或金屬與襯底材料形成的化合物，所述金屬在源漏端為同一種。

本發明所述環柵MOS晶體管的制備方法，包括以下步驟：

(1)在半導體襯底上通過半導體線條應力限制氫化或氧化工藝獲取垂直納米線；

(2)在襯底與納米線表面沉積雙層介質并光刻加工窗口；

(3)濕法腐蝕暴露源端納米線，進行摻雜雜質注入，淀積金屬并實施金屬和硅固相反應(Solid Phase Reaction，SPR)形成高摻雜雜質分凝區和埋源區；

(4)高密度等離子體(HDP)淀積回刻介質至填滿為源區固相反應(SPR)打開的加工窗口，選擇性腐蝕納米線上介質層后淀積HKMG(High-K柵介質與金屬柵組合)層，并形成柵極引線；

(5)沉積介質至將柵電極覆蓋，此時沉積的介質厚度對應于MOS晶體管器件的設計柵長；

(6)選擇性腐蝕High-K柵介質及柵電極層至漏極納米線漏出；

(7)沉積介質形成柵/漏隔離，進行摻雜雜質注入，淀積金屬并實施金屬和Si固相反應(SPR)形成高摻雜雜質分凝區和漏極結構；

(8)最后進入常規CMOS后道工序，包括淀積鈍化層、開接觸孔以及金屬化等，即可制得所述的MOS晶體管；