[發明專利]氮化硅薄膜及MIM電容的制作方法

有效

• 申請號: 201410387498.1
• 申請日: 2014-08-07
• 公開（公告）號: CN105336574B
• 公開（公告）日: 2020-12-25
• 發明（設計）人: 雷天飛;秦仁剛
• 申請（專利權）人: 無錫華潤上華科技有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 汪洋;高偉

本發明提供一種氮化硅薄膜的制作方法，包括：提供襯底；在所述襯底上采用等離子增強型化學氣相沉積法分兩步沉積氮化硅薄膜，包括：步驟一、預沉積，所述預沉積具有較低的沉積速率；步驟二、進行主沉積直到達到氮化硅薄膜的預定厚度，所述主沉積具有較高的沉積速率。本發明還提供一種MIM電容的制作方法，其采用上述方法制作氮化硅薄膜作為電容絕緣層。采用本發明的方法，沉積的氮化硅薄膜的致密性高，降低了氮化硅薄膜中空洞出現的幾率，顯著提高擊穿電壓，并降低漏電電流，進而提高器件的可靠性和良率。

技術領域

本發明涉及半導體技術領域，具體而言涉及氮化硅薄膜及MIM電容的制作方法。

背景技術

電容作為存儲電荷、耦合以及濾波器件被廣泛應用于半導體集成電路中。現有的集成電路電容中，金屬-絕緣體-金屬型(MIM，Metal-Isolation-Metal)電容逐漸成為射頻集成電路中的主流，尤其在混頻/射頻CMOS制程上的應用已非常普遍。原因在于，其通常制作在金屬互連層中，既與集成電路工藝相兼容，又與襯底間距離較遠，可以克服許多其他類型的電容具有的寄生電容大、器件性能隨頻率增大而明顯下降的缺點。

MIM電容在集成電路中通常位于多層器件結構的上層，其結構更接近與典型意義的電容，即在金屬電極板之間具有電介質的電容。如圖1所示，現有的MIM電容包括下電極101、上電極103以及位于兩個極板之間的絕緣層102，這樣形成的結構能實現電荷存儲功能。該現有技術的MIM電容通常采用高介電常數的氮化硅薄膜形成絕緣層。而氮化硅薄膜對電容的電學特性有很大的影響，如果生成的氮化硅薄膜的質量差，則會影響電容的性能，例如使電容的漏電電流較高等。現有的0.18μm工藝的MIM電容的主要缺點表現在電容擊穿電壓較低以及漏電較大。按照目前工藝制作的MIM電容在大約20V的電壓下其電容漏電就達到1μA。當運用到0.18μm高壓工藝或BCD工藝時就不再適用。因此，對用于在0.18μm工藝MIM電容制造過程中氮化硅薄膜的工藝改進有很大的需求。

因此，本發明提出一種新的氮化硅薄膜的制作方法，以解決現有技術的不足。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

為了克服目前存在的問題，本發明實施例一提供一種氮化硅薄膜的制作方法，包括：

提供襯底；

在所述襯底上采用等離子增強型化學氣相沉積法分兩步沉積氮化硅薄膜，包括：

步驟一、預沉積，所述預沉積具有較低的沉積速率；

步驟二、進行主沉積直到達到氮化硅薄膜的預定厚度，所述主沉積具有較高的沉積速率。

進一步，所述較低的沉積速率為

進一步，所述較高的沉積速率為

進一步，所述預沉積的參數設置包括：溫度為380～420℃，壓力為3.8～4.6Torr，氮氣流量范圍為4500～5500sccm，硅烷流量范圍為70～90sccm，氨氣流量范圍為60～90sccm，高頻功率范圍為430～470W，極板間距范圍為560～580mils。

進一步，所述主沉積的參數設置包括：溫度為380～420℃，壓力為3.8～4.6Torr，氮氣流量范圍為4500～5500sccm，硅烷流量范圍為200～239sccm，氨氣流量范圍為60～90sccm，高頻功率范圍為430～470W。

本發明實施例二提供一種MIM電容的制作方法，包括：

提供襯底；

在所述襯底上形成下電極金屬層；