[發明專利]電感性負載驅動電路的設計方法及其電路

在審

• 申請號: 201410385912.5
• 申請日: 2014-08-07
• 公開（公告）號: CN104135265A
• 公開（公告）日: 2014-11-05
• 發明（設計）人: 周洪成;胡艷;姜志鵬
• 申請（專利權）人: 金陵科技學院
• 主分類號: H03K19/003
• 分類號: H03K19/003
• 代理公司: 北京科億知識產權代理事務所(普通合伙) 11350
• 代理人: 湯東鳳

技術領域

本發明屬于電學技術領域，特別設計一種用于探測和檢測的各類傳感器的驅動電路的設計方法及其電路。

背景技術

在電子電路的設計和應用過程中，經常會遇到各種類型的檢測線圈組件，如用于探測和檢測的各類傳感器，它們均屬于電感性負載。這種電感性負載在電子電路中運用非常廣泛。因而，合理設計它的驅動電路有積極意義，用傳統的設計思想構思的電路框圖如圖1所示，其中在負載Z的復合量中，R為20Ω左右，L為5.4mH左右，而負載電流I₀應該大于200mA。函數信號發生器在保證信號不失真的條件下，放大級傳送信號到功放電路，功放電路必須要求高電源電壓，方可直接驅動負載Ζ。

若功放電路選用乙類互補對稱電路，則電源電壓不得低于±100V。如此高的電源電壓，無論對電源本身，還是功放電路均帶來一連串較難解決的問題。

1、高電壓電源電路設計必須采用分立元件構成的穩壓電路，電路復雜，且可靠性差。2、電源質量指標不易滿足功放電路要求。3、功率放大級對所用元器件要求很高，只能采用分立元件電路，功放電路本身功耗較大，發熱量大，容易產生非線性失真；4、輸出電壓較高，要求放大電路放大倍數大，易產生自激而影響電路工作的穩定性。

針對傳統設計方法所存在的上述問題，著重考慮如何提高輸出級負載Ζ的功率因數，降低電源電壓，從而找出了設計高阻抗感性負載驅動電路的新方案。

發明內容

???本發明的目的是提供一種電感性負載驅動電路的設計方法，以解決現有的感性負載存在的電路復雜、可靠性差的問題。

???為實現上述目的，本發明采用以下技術方案：

一種電感性負載驅動電路的設計方法，在實際的高阻抗感回路中串入與負載電抗性質相反的電抗性元件，并使電路諧振，提高負載功率因數，從而使電源電壓和驅動電路的輸出電壓大幅度降低，設計出以實施性能高的電感性負載驅動電路。

本發明還提供了一種電感性負載驅動電路。

???一種電感性負載驅動電路，包括電源、函數信號發生器、驅動功放電路，所述函數信號發生器和驅動功放電路串聯，電源分別連接函數信號發生器和驅動功放電路，驅動功放電路連接有電容，電容連接負載。

所述驅動功放電路由功放級電源和放大電路組成，功放級電源為低壓型高性能的中小集成功放，放大電路為通用型集成運放組成的放大電路。

所述功放級電源為TA7241或μPC1185。

所述函數發生器為8038或2206集成函數發生器。

???所述電容C應該滿足C=1/(ω₀²L)≈0.047μF，并耐工作電壓，U_C＞Q₀U₀√2≈100V。

所述電源為15V直流電源。

所述電源還包括電源電路，電源電路為三端正穩壓器電路。

所述三端正穩壓器電路為TA7815。

本發明的有益效果是：輸出端采用串聯補償電容或電感可降低電源電壓和功放輸出電壓，直流穩壓。功放均采用小功率集成電，電路工作可靠性高、驅動電路設計簡單、制作方便、實際制作電路成本低、體積小。

附圖說明

圖1是傳統的驅動電路框圖；

圖2是本發明的電路框圖；

圖3是實施例的輸出電壓波形；

圖4是實施例的負載電壓波形。

具體實施方式

為使本發明實現的技術手段、創作特征、達成目的與功效易于明白了解，下面結合具體實施方式，進一步闡述本發明。

在R，L，C串聯電路中，若激勵源的頻率或電抗性元件參數變化時，可使電路中電容和電感的電抗互相抵觸，電路的總電抗為零，電路中的總電壓和總電流同相位，此時電流呈純電阻性。R，L，C串聯電路的這種工作狀態稱為串聯諧振。

由此可知，R，L，C串聯回路諧振時，阻抗呈電阻性且最小。當電流源激勵時，U₀最小，電感和電容上的電壓大小相等，相位相反，互相補償，其值為U₀的Q倍。根據串聯電路諧振理論及特性，可應用于高阻抗感性負載電路的設計，若在實際的高阻抗感回路中串入與負載電抗性質相反的電抗性元件，并使電路諧振，提高負載功率因數，從而使電源電壓和驅動電路的輸出電壓大幅度降低，設計出以實施性能高的電感性負載驅動電路。