[發明專利]一種基于游標卡尺法的步進延遲脈沖實現方法

有效

• 申請號: 201410384617.8
• 申請日: 2014-08-05
• 公開（公告）號: CN104280721B
• 公開（公告）日: 2016-11-02
• 發明（設計）人: 花小磊;沈紹祥;周斌;方廣有
• 申請（專利權）人: 中國科學院電子學研究所
• 主分類號: G01S7/292
• 分類號: G01S7/292
• 代理公司: 北京理工大學專利中心 11120
• 代理人: 仇蕾安;付雷杰

技術領域

本發明屬于回波信號采集領域，尤其涉及一種基于游標卡尺法的步進延遲脈沖實現方法。

背景技術

探地雷達通過脈沖波的發射與回波信號采集，實現對淺層地下目標的探測。以其速度快、易于實現和高分辨率等優點，被廣泛使用。雷達脈沖波多為納秒或者皮秒寬度，很難在電路上實現實時采樣，故多采用等效采樣方法。等效采樣中，需實現雷達發射機觸發脈沖和接收機觸發脈沖之間精細延遲值，進而完成對回波信號采集。

現有實現延遲方案中，多采用延遲芯片及快慢斜波硬件電路搭建等實現方法。其中，延遲芯片多為低等級芯片，在要求高可靠性的航天領域中，此方案無法使用?？炻辈ㄓ布娐反罱ǚ桨?，延遲可靠性和延遲精度高。但硬件電路較為復雜，在電路重量要求苛刻情況下，很難使用；且電路一旦固定，延遲精度隨之固定，方案適應性較差。延遲芯片方案在航天領域無法使用，這里主要說明快慢斜波硬件電路搭建方案。

快慢斜波硬件電路搭建法主要通過快慢諧波比較實現延遲方案，實現原理如圖1所示。發射機觸發脈沖Tr_pulse輸出后，驅動電路輸出快諧波。慢斜波通過調整DAC輸入數字值實現，輸入DAC可調數值，DAC輸出電平變化。當慢斜波電平值大于快斜波電平值時，輸出一定寬度接收機觸發脈沖Rx_pulse。當慢斜波變化△V，接收機觸發脈沖Rx_pulse變化△t，從而實現Tr_pulse和Rx_pulse之間的延遲步進值。其中，延遲精度由快斜波斜率及慢斜波DAC輸出電壓變化精度共同決定。

上述方案雖可實現步進延遲，且延遲可靠性高，但缺點如下：

1)硬件電路開銷大。

由于快慢斜波均需通過硬件電路實現，增加硬件電路復雜度和開銷，整機重量亦有所增加。

快諧波通過積分電路實現，增加電容和電阻單元；慢斜波通過DAC電路實現，增加DAC芯片。在重量要求苛刻的航天領域，很難廣泛使用。

2)延遲值不可調

快慢斜波延遲方案中，一旦電路固定，則延遲精度固定，不可根據需求調整延遲值，方案可適應性差。

發明內容

為解決上述技術問題，本發明提供一種基于游標卡尺法的步進延遲脈沖實現方法，其基于游標卡尺法，通過采用FPGA的PLL實現步進，可靠性和精度高，且硬件電路無需格外開銷。

本發明的基于游標卡尺法的步進延遲脈沖實現方法，其基于FPGA處理芯片和游標卡尺法生成發射/接收觸發延遲脈沖，具體包括以下步驟：

步驟1，基于游標卡尺法生成粗延遲計數器值a和細延遲計數器值b的計算公式，表示為：

和b=mod(n×(A-B)A)=mod(n2k);]]>

其中，n為總延遲中細延遲的個數，k為本方法中所用計數器的寬度；

步驟2，在FPGA處理芯片上設置發射觸發脈沖生成模塊和接收觸發脈沖生成模塊，并向FPGA處理芯片輸入基頻時鐘頻率F_base，其基頻時鐘周期為T_base，且發射觸發脈沖生成模塊的發射觸發脈沖倍頻系數為A，接收觸發脈沖生成模塊的接收觸發脈沖倍頻系數B；

步驟3，將所述發射觸發脈沖倍頻系數A和接收觸發脈沖倍頻系數B代入步驟1獲得的公式，計算出粗延遲計數器值a和細延遲計數器值b；

步驟4，將細延遲計數器值b作為輸入計數器值輸入發射觸發脈沖生成模塊，將粗延遲計數器值a和細延遲計數器值b的和值作為輸入計數器值輸入到接收觸發脈沖生成模塊，發射觸發脈沖生成模塊和接收觸發脈沖生成模塊均在觸發時鐘上升沿處計數器值加1，當發射觸發脈沖生成模塊和接收觸發脈沖生成模塊的本地計數器值等于輸入計數器值時，輸出發射觸發脈沖和接收觸發脈沖。

本發明的有益效果在于：