[發明專利]具有抗靜電放電能力的功率半導體器件及制造方法

有效

• 申請號: 201410383566.7
• 申請日: 2012-12-20
• 公開（公告）號: CN104157645A
• 公開（公告）日: 2014-11-19
• 發明（設計）人: 葉俊;張邵華
• 申請（專利權）人: 杭州士蘭微電子股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L29/06;H01L29/78;H01L21/336
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

本發明專利申請是分案申請，原案的申請號是201210559280.0，申請日是2012年12月20日，發明名稱是：具有抗靜電放電能力的功率半導體器件及制造方法。

技術領域

本發明屬于功率半導體器件靜電放電技術領域，尤其涉及一種具有抗靜電放電能力的功率半導體器件及制造方法。

背景技術

靜電放電(Electrostatic?Discharge,ESD)是造成大多數電子組件受到破壞的重要因素，為了避免電子組件遭受破壞，電子工程師們想了很多應對策略，其中一個主流思想是對單個器件或者集成電路進行ESD設計，即通過加入ESD防護組件來保護需要被保護的器件或者集成電路。被廣泛采用的ESD防護組件有二極管(Diode)、雙極型晶體管(NPN/PNP)、金屬-氧化物-半導體場效應晶體管(MOSFET)、硅控整流器(SCR)等。

Edward?John?Coyne等人提出一種靜電防護組件(參見文獻1：Edward?John?Coyne?et?al,ELECTROSTATIC?PROTECTION?DEVICE,In?May?5,2011,US2011/0101444?A1,United?States?Patent)，通過引入縱向NPN作為ESD保護組件，來提高抗ESD能力。另外，Shi-Tron?Lin等人提出一種閉合柵MOSFET結構(參見文獻2：Shi-Tron?Lin?et?al，DISTRIBUTED?MOSFET?STRUCTURE?WITH?ENCLOSED?GATE?FOR?IMPROVED?TRANSISTOR?SIZE/LAYOUT?AREA?RATIO?AND?UNIFORM?ESD?TRIGGERING,In?Dec?14,1999,US6,002,156,United?States?Patent)，通過分布的閉合柵MOSFET結構作為ESD防護組件來提高抗ESD能力。然而，這些ESD防護組件的形成相對比較復雜，且需要額外的掩膜版，在提升ESD能力的同時也增加了成本。

因此，需要提出一種新的功率半導體器件，以解決現有技術中ESD防護組件為提高抗ESD能力而需額外增加掩膜版，且形成相對比較復雜的問題。

發明內容

本發明的目的在于提供一種具有抗靜電放電能力的功率半導體器件及制造方法，以便將串聯的電阻作為一種ESD防護組件，來提升ESD能力。

為解決上述問題，本發明提供一種具有抗靜電放電能力的功率半導體器件的制造方法，包括如下步驟：提供有第一端口、第二端口和第三端口的功率半導體器件，所述功率半導體器件由元胞陣列排布形成；所述三個端口中的任意一端口或多個端口分別連接一電阻，形成具有抗靜電放電能力的功率半導體器件。

進一步的，所述功率半導體器件為MOSFET、IGBT、雙極型晶體管中的任意一種或由MOSFET、IGBT和雙極型晶體管衍生出來的功率半導體器件；其中，所述功率半導體器件為MOSFET時，所述MOSFET的第一端口、第二端口和第三端口分別對應柵極端、源極端和漏極端；所述功率半導體器件為IGBT時，所述IGBT的第一端口、第二端口和第三端口分別對應柵極端、發射極端和集電極端；所述功率半導體器件為雙極型晶體管時，所述雙極型晶體管的第一端口、第二端口和第三端口分別對應基極端、發射極端和集電極端。

進一步的，所述元胞形成的步驟如下：提供一外延層；在所述外延層中形成一第二型輕摻雜區；在所述外延層上由下至上依次形成柵介質層和第一多晶硅條；刻蝕所述第一多晶硅條和柵介質層，暴露出所述第二型輕摻雜區；在所述第二型輕摻雜區中形成一第一型重摻雜區和第二型重摻雜區；在所述第一型重摻雜區和第二型重摻雜區上形成一重摻雜區短接孔。

優選的，在所述柵介質層上沉積第二多晶硅條，在與所述第一多晶硅條一端連接的第二多晶硅條上設第一端口，所述第一端口以外的第二多晶硅條上形成柵極，所述第二多晶硅條為第一端口連接的電阻，所述第一端口與柵極無直接電氣連接關系。

進一步的，根據抗靜電放電能力的需求對所述第二多晶硅條的寬度和/或間距進行調整，確定與所述第一端口連接的電阻的大小。

優選的，所述第一型重摻雜區上設第二端口，所述重摻雜區短接孔上形成源極或發射極，所述第一型重摻雜區和重摻雜區短接孔在所述第二型輕摻雜區中所包圍的區域為第二端口連接的電阻。

進一步的，根據抗靜電放電能力的需求調整所述第一型重摻雜區和第二型重摻雜區之間的間距和/或調整所述重摻雜區短接孔和第一型重摻雜區之間的間距，確定與所述第二端口連接的電阻的大小。