[發明專利]半導體裝置

有效

• 申請號: 201410376569.8
• 申請日: 2014-08-01
• 公開（公告）號: CN105304701B
• 公開（公告）日: 2018-06-12
• 發明（設計）人: 陳永初;蔡英杰
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L29/772
• 分類號: H01L29/772;H01L27/02
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

1.一種半導體裝置，包括：

一基板，具有一第一導電型；

一第一重摻雜區，形成在該基板內，該第一重摻雜區具有該第一導電型；

一第二重摻雜區，形成在該基板內，該第二重摻雜區具有該第一導電型；

一埋入層，形成在該基板內，該埋入層與該第一重摻雜區及該第二重摻雜區分開，該埋入層具有一第二導電型，該第二導電型與該第一導電型不同，一部分的該埋入層位于該第一重摻雜區之下；以及

一第三重摻雜區，形成在該基板內，該第三重摻雜區位于該第一重摻雜區及該第二重摻雜區之間且接觸該埋入層，該第三重摻雜區具有該第二導電型；

其中，第三重摻雜區域以及埋入區在被第三重摻雜區域以及埋入區圍繞的區域構成一通道，用于第一重摻雜區域及第二重摻雜區域之間的電流通過。

2.根據權利要求1所述的半導體裝置，其中該埋入層為一第一埋入層，該半導體裝置更包括：

一第二埋入層，形成在該基板中該第二重摻雜區與該第三重摻雜區之間的一區域，該第二埋入層具有該第二導電型且與該第一埋入層分離。

3.根據權利要求1所述的半導體裝置，其中該第一重摻雜區包括：

一第一側面，面對該第三重摻雜區；

一第二側面，位于該第三重摻雜區的相反側；及

一底面；

其中該埋入層完全覆蓋該第二側面和該底面。

4.根據權利要求1所述的半導體裝置，更包括：

一阱，形成在該基板內并具有該第二導電型；

其中，至少一部分的該第三重摻雜區以及至少一部分的該埋入層形成在該阱中，且該阱的摻雜濃度低于該埋入層的摻雜濃度。

5.根據權利要求1所述的半導體裝置，其中該第一重摻雜區、該第三重摻雜區及該第二重摻雜區是沿一第一方向排列，并沿一第二方向延伸，且該埋入層是沿該第一方向延伸至該第二重摻雜區及該第三重摻雜區之間的一點。

6.根據權利要求5所述的半導體裝置，其中該第三重摻雜區包括第一次區域及一第二次區域，該第一次區域及該第二次區域沿該第二方向排列且互相分開。

7.根據權利要求6所述的半導體裝置，其中該埋入層沿著該第一次區域及該第二次區域之間的一空間之下的該第二方向連續延伸。

8.根據權利要求6所述的半導體裝置，其中該埋入層包括一第一次埋入層及該第二次埋入層，該第一次埋入層及該第二次埋入層沿該第二方向排列，且通過位于該第一次區域及該第二次區域之間的一空間底下的另一空間分隔。

9.根據權利要求5所述的半導體裝置，其中該埋入層包括一第一次埋入層及一第二次埋入層，該第一次埋入層及該第二次埋入層沿該第二方向排列且互相分開，該第三重摻雜區是沿著該第一次埋入層與該第二次埋入層之間的一空間上的該第二方向連續延伸。

10.根據權利要求1所述的半導體裝置，更包括：

一第一絕緣隔離層，形成在該第一重摻雜區與該第三重摻雜區之間；以及

一第二絕緣隔離層，形成在該第二重摻雜區與該第三重摻雜區之間。

11.根據權利要求1所述的半導體裝置，其中該第一重摻雜區為環形，圍繞該第二重摻雜區及該第三重摻雜區。

12.根據權利要求1所述的半導體裝置，其中該第一重摻雜區包括互相分開的多個次區域，該第一重摻雜區的這些次區域圍繞該第二重摻雜區和該第三重摻雜區。

13.根據權利要求12所述的半導體裝置，其中該第三重摻雜區包括互相分開的多個次區域，該第三重摻雜區的這些區域的圍繞該第二重摻雜區，且該第三重摻雜區中，每兩個相鄰的這些次區域之間的間隔形成一通道，各該通道對應該第一重摻雜區的這些次區域的其中之一。