[發(fā)明專利]無結(jié)晶體管

在審

• 申請?zhí)枺?/td>: 201410375232.5
• 申請日: 2014-07-31
• 公開（公告）號: CN104241334A
• 公開（公告）日: 2014-12-24
• 發(fā)明（設(shè)計）人: 顧經(jīng)綸
• 申請（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號: H01L29/04
• 分類號: H01L29/04;H01L29/78;H01L29/786;H01L29/165;B82Y10/00
• 代理公司: 上海申新律師事務(wù)所 31272
• 代理人: 吳俊

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體場效應(yīng)晶體管技術(shù)領(lǐng)域，尤其涉及一種無結(jié)晶體管。

背景技術(shù)

在摩爾定律的指導(dǎo)下，集成電路半導(dǎo)體器件的尺寸越來越小，但是不能無限縮小，在縮小到一定程度將達到它的物理極限，嚴重的短溝道效應(yīng)和柵極泄漏電流將會出現(xiàn)。這對摩爾定律的有效性將是一個挑戰(zhàn)。但是人們積極尋找著替代用縮短器件尺寸來提高性能的方法，人們把技術(shù)上探索的焦點放到了使用高K材料和探索新型器件結(jié)構(gòu)上，特別是后者，新型的器件結(jié)構(gòu)將是未來半導(dǎo)體器件研究和發(fā)展的方向和趨勢。硅納米線晶體管是一種新型器件結(jié)構(gòu)，它是集成電路發(fā)展路線圖22納米結(jié)束節(jié)點下最優(yōu)希望的競爭者之一。目前國內(nèi)外初步報道的硅納米線結(jié)構(gòu)晶體管擁有有益的亞閾值特性、載流子遷移率以及關(guān)態(tài)特性，能夠很好的抑制短溝道效應(yīng)。較之傳統(tǒng)的體硅平面器件，一維準彈道輸運的納米線MOSFET表現(xiàn)出很強的縮小尺寸優(yōu)勢，納米線晶體管對實現(xiàn)半導(dǎo)體路線圖的既定目標將表現(xiàn)出極大的潛力。因為擴大柵包圍溝道的面積，從而提高了控制溝道反型電子的能力，減小了MOS器件的短溝道效應(yīng)，同時避免了縮小器件尺寸中所需要做的柵氧化層厚度的減小，從而也減小了柵極的泄漏電流。

當MOSFET特征尺寸進入納米尺度后，載流子遷移率的降低成為限制器件性能的主要因素之一。通過在溝道方向施加應(yīng)力，或者采用不同的襯底晶向，可以在不改變器件集合尺寸的情況下，顯著地增強MOSFET的性能。

無結(jié)晶體管首先由Jean-Pierre?Colinge等人于2010年發(fā)表在Nature上的文章“Nanowire?transistors?without?junctions”提出。它的工作原理在于使用均勻摻雜襯底代替源漏結(jié)構(gòu)，消除了晶體管原有的PN結(jié)的結(jié)構(gòu)，減小了工藝復(fù)雜度并且提高了晶體管的性能。在這種沒有PN結(jié)的晶體管中，利用柵的開關(guān)作用控制晶體管的導(dǎo)電性達到開關(guān)的效果。關(guān)斷時柵電壓小于閾值電壓，中間溝道部分被耗盡而關(guān)斷。器件導(dǎo)通時柵電壓大于等于閾值電壓，中間溝道部分形成并能導(dǎo)電。傳統(tǒng)的無結(jié)晶體管襯底是均勻摻雜而沒有源漏的PN結(jié)的，故其可以省去形成源漏的工藝流程和離子擴散過程，大大節(jié)省工藝步驟和成本，如圖1a-1d所示。

對于無結(jié)晶體管而言，根據(jù)文獻“Theory?of?the?Junctionless?Nanowire?FET”的報道，納米線無結(jié)晶體管其電子遷移率剛剛超過100cm²/V·s，仍然遠低于一般長溝平面MOSFET的1300cm²/V·s的電子遷移率。同樣的條件下，電子的遷移率接近空穴遷移率的3倍，故一般的無結(jié)晶體管和一般長溝平面MOSFET的空穴遷移率分別為33cm²/V·s和433cm²/V·s，前者只是后者的1/10都不到。故此類P型無結(jié)晶體管亟待解決遷移率過小的問題。

中國專利(公開號：CN102082096A)介紹了一種Ge或SiGe納米場效應(yīng)晶體管的制備方法，首先在沉底上的隔離層上形成多晶硅柵；然后形成高K材料的柵介質(zhì)層，再在柵介質(zhì)層上淀積SiGe薄膜，對SiGe薄膜進行源漏摻雜后光刻定義出源漏區(qū)圖形，并各向異性干法刻蝕SiGe薄膜，在多晶硅柵兩側(cè)形成SiGe側(cè)墻，同時在柵長方向上SiGe側(cè)墻的兩頭分別形成源區(qū)和漏區(qū)，最后對SiGe側(cè)墻進行氧化，去掉表面形成的氧化層，得到Ge納米線或高Ge含量的SiGe納米線。

中國專利(公開號：CN102822971A)記載了一種基于納米級溝道的場效應(yīng)晶體管中嵌入硅鍺源極和漏極應(yīng)力源的技術(shù)，在一方面中，一種制造FET的方法包括以下步驟，提供摻雜的襯底，在所述摻雜的襯底上具有電介質(zhì)，在所述電介質(zhì)上設(shè)置至少一個硅納米線。掩蔽所述納米線的一個或多個部分二使所述納米線的其他部分暴露，在所述納米線的暴露的部分上生長外延鍺，使所述外延鍺與所述納米線中的Si相互擴散而形成嵌入在所述納米線中的SiGe區(qū)域，所述SiGe區(qū)域在所述納米線中引入壓縮應(yīng)變，所述摻雜的襯底用作所述FET的柵極，所述納米線的掩蔽部分用作所述FET的溝道，且嵌入的SiGe區(qū)域用作所述FET的源極和漏極區(qū)域。

上述兩件專利均未記載任何有關(guān)本發(fā)明公開的采用SiGe作為源漏區(qū)和溝道區(qū)的材料，以提高無結(jié)晶體管的載流子遷移率和驅(qū)動電流的技術(shù)特征。

發(fā)明內(nèi)容

鑒于上述問題，本發(fā)明提供一種無結(jié)晶體管。