[發明專利]一種隊列調度方法及計算系統

有效

• 申請號: 201410375173.1
• 申請日: 2014-07-31
• 公開（公告）號: CN104125166B
• 公開（公告）日: 2018-05-29
• 發明（設計）人: 雷春;儀長;黃雪峰
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H04L12/863
• 分類號: H04L12/863;H04L12/865
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 馮艷蓮

本申請提供一種隊列調度方法及計算系統。該方法應用于基于SR?IOV的計算系統，計算系統包括通用處理器以及專用硬件芯片。通用處理器用于運行一個或多個虛擬機。專用硬件芯片用于基于SR?IOV協議實現PF以及一個或多個VF。每個虛擬機與至少一個VF對應。專用硬件芯片包括第一隊列空閑鏈表，第一隊列空閑鏈表包括多個按鏈表結構進行連接的空閑的第一隊列，第一隊列為位于專用硬件芯片中的隊列。該方法包括：從第一隊列空閑鏈表中分配一個或多個第一隊列分別給與虛擬機對應的一個或多個VF，分配給每個VF的第一隊列的數量與每個VF對應的虛擬機中的程序需要用到的第二隊列的數量一致；獲取虛擬機中的第二隊列中的數據，將第二隊列中的數據存放到第一隊列中進行處理。

技術領域

本申請涉及通信技術領域，尤其涉及一種隊列調度方法及計算系統。

背景技術

請參考圖1所示，為一種基于支持單根輸入輸出虛擬化(Single Root IOVirtrualiztion，SR-IOV)技術的計算系統結構圖。如圖1所示，該系統包括：通用處理器，例如：中央處理器(Central Processing Unit，CPU)，例如為X86結構的CPU，用于運行通用的操作系統、虛擬機軟件等。該系統還包括專用硬件芯片，例如：專用集成電路(英文：Application Specific Integrated Circuit；簡稱：ASIC)、現場可編程門陣列(英文：Field Programmable Gate Array；簡稱：FPGA)、復雜可編程邏輯器件(英文：ComplexProgrammable Logic Device；簡稱：CPLD)等。專用硬件芯片與通用處理器通過接口連接，例如：通過快速周邊元件擴展接口(Peripheral Component Interconnect Express，PCIe)連接。通用處理器上運行有m個虛擬機(Virtual Manufacturing，VM)，m為正整數，如圖1中所示的VM0、VM1…VMm。每個VM都對應一個或多個虛擬功能(Virtual Function，VF)，在圖1中，每個VM對應一個VF，如VF0至VFm，虛擬機通過驅動來訪問對應的VF。

專用硬件芯片包括N個隊列，N為大于等于m的正整數。N個隊列與m個VF之間具有一種動態的配置關系，這種配置關系滿足SR-IOV下不同VF具有不同的帶寬、不同的業務和不同優先級的需求。

請再參考圖1所示，在現有技術中，采用等分法分配隊列，即N個隊列被平均分配到每個VF的每個優先級，所以N的取值為VF的數量m乘以優先級的數量再乘以每個優先級下的隊列數目。假設隊列的總數量N為1024，VF的數量為64，每個VF包含4個優先級，那么采用等分法，每個優先級會分配到4個隊列，如圖2所示，其中，PRI表示優先級。

請再參考圖3所示，為隊列到VF和優先級PRI配置表。配置隨機存取存儲器(RandomAccess Memory；RAM)的地址為隊列號0～1023，數據為VF號和優先級PRI。每一個隊列屬于哪個優先級，屬于哪個VF都有設定，例如VF的個數為64，優先級有4個，則每個VF的每個優先級有4個隊列，配置時每4個配置單位數據都是相同的，例如地址0～3的數據都是{0，0}；地址1020～1023的數據都是{63，3}。

因此，在等分法的隊列配置方式中，必須為每個VF和PRI的組合分配平均的隊列數。進一步，因為要平均分配，所以當VF有變化時，就必須重新為所有VF分配隊列。

發明內容

本申請提供一種隊列調度方法及計算系統，用以解決現有技術中的等分法的配置隊列方式不夠靈活的技術問題。