[發(fā)明專利]ONO介質(zhì)層的制備方法在審
| 申請(qǐng)?zhí)枺?/td> | 201410374742.0 | 申請(qǐng)日: | 2014-07-31 |
| 公開(公告)號(hào): | CN104241111A | 公開(公告)日: | 2014-12-24 |
| 發(fā)明(設(shè)計(jì))人: | 江潤(rùn)峰;戴樹剛 | 申請(qǐng)(專利權(quán))人: | 上海華力微電子有限公司 |
| 主分類號(hào): | H01L21/28 | 分類號(hào): | H01L21/28;H01L21/285 |
| 代理公司: | 上海申新律師事務(wù)所 31272 | 代理人: | 吳俊 |
| 地址: | 201203 上海市浦*** | 國(guó)省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | ono 介質(zhì) 制備 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體制備領(lǐng)域,具體涉及一種ONO介質(zhì)層的制備方法。
背景技術(shù)
堆疊的ONO結(jié)構(gòu)在芯片制作過程中被廣泛應(yīng)用。在電可擦編程只讀存儲(chǔ)器(Electrically?Erasable?Programmable?Read-Only?Memory)中作為浮柵(Floating?Gate,F(xiàn)G)和控制柵(Control?Gate,CG)之間的夾層電介質(zhì);亦可作為動(dòng)態(tài)存儲(chǔ)器(Dynamic?Random?Access?Memory)和金屬絕緣體(Metal?insulator?Metal,MIM)的電介質(zhì)。堆疊的ONO結(jié)構(gòu)具有較低的缺陷(Defect),其中氮化硅層可以捕獲(Trap)電荷抑制漏電流(Leakage)。
堆疊的ONO結(jié)構(gòu)作為浮柵和控制柵之間的夾層電介質(zhì)時(shí),需要嚴(yán)格控制ONO三層的厚度均勻度。當(dāng)整體厚度變厚或者變薄時(shí),會(huì)影響浮柵和控制柵之間的電容(Capacitance),從而影響數(shù)據(jù)的讀寫速度或數(shù)據(jù)保持能力(Data?Retention)。當(dāng)厚度均勻度差時(shí),電場(chǎng)會(huì)集中在ONO厚度薄的地方,可能會(huì)產(chǎn)生介質(zhì)擊穿現(xiàn)象。
堆疊的柵極通常如圖1所示,在襯底1上依次形成隧穿氧化層2,浮柵3、ONO(Oxide-Nitride-Oxide)介質(zhì)層4和控制柵5。
目前,現(xiàn)有方法采用爐管低壓化學(xué)氣相沉積(LPCVD)工藝來進(jìn)行ONO介質(zhì)層的制備,分為如下三步:1、底層氧化層的制備;2、中間氮化物的制備;3、頂部氧化層的制備。
爐管的低壓化學(xué)氣相沉積工藝設(shè)備簡(jiǎn)圖如圖2所示,反應(yīng)爐內(nèi)放置有晶舟盒12,晶舟盒12內(nèi)放置有硅片15;爐管腔體有內(nèi)外兩個(gè)石英管,包括內(nèi)石英管13和外石英管14;通入的反應(yīng)氣體通過底部的前驅(qū)管路16和特氣管路17通入至反應(yīng)爐內(nèi),擴(kuò)散到晶舟上的硅片周圍(圖3所示),在高溫下形成薄膜。多余氣體經(jīng)內(nèi)外石英管,由排氣管路11排除。
但是在ONO介質(zhì)層的制備過程中,技術(shù)人員發(fā)現(xiàn)一些問題:可參照?qǐng)D3a-圖3b所示,晶舟盒12內(nèi)的硅片15呈梯形分布,上下相鄰的兩硅片15的各個(gè)位置處的距離相等,導(dǎo)致硅片15上表面中心位置處的反應(yīng)氣體濃度小于邊緣位置處的氣體濃度,進(jìn)而造成硅片上表面邊緣位置處生長(zhǎng)的氧化膜厚度與硅片上表面中心位置處生長(zhǎng)的氧化膜厚度存在較大的差異性。
圖3c為現(xiàn)有技術(shù)中的反應(yīng)爐通入反應(yīng)氣體后的氣體流動(dòng)狀態(tài)示意圖,如圖可見,氣體在流動(dòng)過程中不容易流通至硅片15中心位置處,而在硅片邊緣則濃度較大,導(dǎo)致硅片中間薄膜厚度相對(duì)于硅片的邊緣的薄膜厚度較薄,堆疊式ONO夾層電介質(zhì)經(jīng)過三層LPCVD薄膜沉積后,會(huì)放大硅片上厚度差異,邊緣厚中間薄,如圖3d所示。同時(shí),在傳統(tǒng)工藝的ONO制備工藝中,在制備中間的氮化物時(shí),一般采用的技術(shù)方案是直接同時(shí)通入用以制備的氮化物的氣體(包括含氮?dú)怏w和含硅氣體)來進(jìn)行反應(yīng)生成氮化硅覆蓋在底部氧化物上,但是在反應(yīng)過程中,含氮?dú)怏w和含硅氣體在反應(yīng)爐內(nèi)的分布不均勻,而同時(shí)由于氣體在反應(yīng)爐內(nèi)的流通如圖3c所示,進(jìn)一步加劇了氣體分布不均的現(xiàn)象,因而導(dǎo)致硅片表面生成的氮化物厚度不均勻。厚度的不均勻性會(huì)影響電性的均勻性,使不同位置的讀寫速度和數(shù)據(jù)保持能力的存在差異。
發(fā)明內(nèi)容
本發(fā)明提供了一種ONO介質(zhì)層制備方法,其中,包括如下步驟:將硅片放置在一反應(yīng)爐內(nèi)的晶舟盒內(nèi),所述反應(yīng)爐設(shè)有前驅(qū)氣體管路、特氣管路和凈化氣體管路;
在所述硅片的上表面制備一層氧化物后,沉積一層氮化物覆蓋在于所述氧化層的上表面,之后再制備一層氧化物覆蓋在所述氮化物的上表面;
其中,制備所述氮化物的步驟為:
步驟S1、通過前驅(qū)氣體管路通入含硅氣體至反應(yīng)爐內(nèi),并在通入含硅氣體的同時(shí),關(guān)閉其他管路;
步驟S2、關(guān)閉前驅(qū)氣體管路,打開凈化氣體管路通入凈化氣體至反應(yīng)爐內(nèi);
步驟S3、關(guān)閉凈化氣體管路,打開特氣管路通入含氮?dú)怏w至反應(yīng)爐內(nèi),通入的含氮?dú)怏w與含硅氣體反應(yīng)生成氮化硅附著在硅片表面;
步驟S4、關(guān)閉特氣管路并再次打開凈化氣體管路輸送凈化氣體至反應(yīng)爐。
上述的方法,其中,在進(jìn)行所述氮化物的制備過程中,將步驟S1、步驟S2、步驟S3和步驟S4作為一個(gè)周期,進(jìn)行多個(gè)周期以制備所述氮化物。
上述的方法,其中,所述含硅氣體為DCS。
上述的方法,其中,所述含氮?dú)怏w為NH3。
上述的方法,其中,所述凈化氣體為N2。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海華力微電子有限公司,未經(jīng)上海華力微電子有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410374742.0/2.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 上一篇:LDMOS及其制造方法
- 下一篇:自對(duì)準(zhǔn)雙圖形工藝
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 不連續(xù)的氮化物只讀存儲(chǔ)器存儲(chǔ)單元的結(jié)構(gòu)
- 局部硅-氧化物-氮化物-氧化物-硅結(jié)構(gòu)及其制造方法
- 半導(dǎo)體晶片、半導(dǎo)體裝置與非易失性存儲(chǔ)裝置的制造方法
- 防止ONO結(jié)構(gòu)剝落缺陷的方法
- 一種抗輻射ONO反熔絲單元結(jié)構(gòu)及其制備方法
- 可優(yōu)化去膠工藝的SONOS存儲(chǔ)器制造方法
- 抗輻射PIP型ONO反熔絲結(jié)構(gòu)及CMOS工藝集成法
- 一種解決ONO結(jié)構(gòu)刻蝕缺陷的方法
- SONOS器件的形成方法
- 半導(dǎo)體器件及其制造方法
- 一種數(shù)據(jù)庫(kù)讀寫分離的方法和裝置
- 一種手機(jī)動(dòng)漫人物及背景創(chuàng)作方法
- 一種通訊綜合測(cè)試終端的測(cè)試方法
- 一種服裝用人體測(cè)量基準(zhǔn)點(diǎn)的獲取方法
- 系統(tǒng)升級(jí)方法及裝置
- 用于虛擬和接口方法調(diào)用的裝置和方法
- 線程狀態(tài)監(jiān)控方法、裝置、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
- 一種JAVA智能卡及其虛擬機(jī)組件優(yōu)化方法
- 檢測(cè)程序中方法耗時(shí)的方法、裝置及存儲(chǔ)介質(zhì)
- 函數(shù)的執(zhí)行方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)





