[發(fā)明專利]一種半導體器件及其制造方法和電子裝置

有效

• 申請?zhí)枺?/td>: 201410370667.0
• 申請日: 2014-07-30
• 公開（公告）號: CN105366624B
• 公開（公告）日: 2017-06-13
• 發(fā)明（設(shè)計）人: 鄭超;王偉
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: B81B7/00
• 分類號: B81B7/00;B81C1/00
• 代理公司: 北京市磐華律師事務(wù)所11336
• 代理人: 高偉,趙禮杰

1.一種半導體器件，其特征在于，包括下部襯底、形成于所述下部襯底上的包括MEMS器件和電感的前端器件以及與所述下部襯底鍵合并與所述下部襯底共同形成用于容置所述前端器件的空腔的上部襯底，還包括設(shè)置于所述上部襯底的朝向所述前端器件的表面的部分區(qū)域的吸附層，所述吸附層吸收所述空腔內(nèi)的氣體，其中所述吸附層與所述電感在豎直方向上不存在重疊。

2.如權(quán)利要求1所述的半導體器件，其特征在于，所述上部襯底的朝向所述前端器件的一側(cè)形成有作為所述空腔的一部分的溝槽，所述吸附層設(shè)置于所述溝槽的底面和/或側(cè)壁上。

3.如權(quán)利要求1所述的半導體器件，其特征在于，所述吸附層的材料包括鈦。

4.如權(quán)利要求1所述的半導體器件，其特征在于，所述前端器件還包括ASIC器件。

5.一種半導體器件的制造方法，其特征在于，所述方法包括：

步驟S101：提供用于與形成有包括MEMS器件和電感的前端器件的下部襯底鍵合的上部襯底，通過刻蝕在所述上部襯底內(nèi)形成與所述前端器件的位置相對應(yīng)的溝槽；

步驟S102：形成覆蓋所述溝槽的與所述電感相對應(yīng)的區(qū)域以及所述上部襯底的未形成所述溝槽的區(qū)域的掩膜層；

步驟S103：形成覆蓋所述掩膜層與所述溝槽的吸附材料層；

步驟S104：通過剝離工藝去除所述掩膜層以及所述吸附材料層覆蓋所述掩膜層的部分，以形成位于所述溝槽的內(nèi)壁的部分區(qū)域的吸附層；

步驟S105：將所述上部襯底與所述下部襯底鍵合以形成用于容置所述前端器件的空腔，其中所述吸附層與所述電感在豎直方向上不存在重疊。

6.如權(quán)利要求5所述的半導體器件的制造方法，其特征在于，在所述步驟S101中，所提供的所述上部襯底的上表面形成有硬掩膜層和位于其上的鍵合材料層，并且所述步驟S101包括如下步驟：

步驟S1011：提供所述上部襯底，在所述鍵合材料層上形成覆蓋擬形成的溝槽的側(cè)壁區(qū)域且在擬形成的溝槽的上方具有開口的第一掩膜，對所述鍵合材料層進行刻蝕以去除所述鍵合材料層未被所述第一掩膜覆蓋的部分，去除所述第一掩膜；

步驟S1012：形成覆蓋所述鍵合材料層位于擬形成的溝槽的側(cè)壁區(qū)域的部分的頂部與側(cè)壁且在擬形成的溝槽的上方具有開口的第二掩膜，對所述硬掩膜層進行刻蝕以去除所述硬掩膜層未被所述第二掩膜覆蓋的部分；

步驟S1013：對所述上部襯底進行刻蝕以形成所述溝槽，去除所述第二掩膜。

7.如權(quán)利要求6所述的半導體器件的制造方法，其特征在于，在所述步驟S101中，所述鍵合材料層的材料包括鍺，所述硬掩膜層的材料包括氧化硅。

8.如權(quán)利要求5所述的半導體器件的制造方法，其特征在于，在所述步驟S102中，所述掩膜層的材料包括光刻膠。

9.如權(quán)利要求5所述的半導體器件的制造方法，其特征在于，在所述步驟S103中，所述吸附材料層的材料包括鈦。

10.一種電子裝置，其特征在于，包括電子組件以及與所述電子組件電連接的半導體器件，其中，所述半導體器件包括下部襯底、形成于所述下部襯底上的包括MEMS器件和電感的前端器件、以及與所述下部襯底鍵合并與所述下部襯底共同形成用于容置所述前端器件的空腔的上部襯底，還包括設(shè)置于所述上部襯底的朝向所述前端器件的表面的部分區(qū)域的吸附層，所述吸附層吸收所述空腔內(nèi)的氣體，其中所述吸附層與所述電感在豎直方向上不存在重疊。