[發明專利]鰭型場效應晶體管裝置及其形成方法

有效

• 申請號: 201410369450.8
• 申請日: 2014-07-30
• 公開（公告）號: CN104347714B
• 公開（公告）日: 2019-03-01
• 發明（設計）人: B.J.奧布拉多維克;M.S.羅德;J.A.基特爾;R.C.鮑恩;R.M.哈徹
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 屈玉華

一種鰭型場效應晶體管(finFET)裝置可以包括具有最佳深度的源/漏極接觸凹陷，超過該最佳深度則在通過增大的深度提供的凹陷中的源/漏極接觸的水平部分的擴展電阻值增加的減小量可以小于由于在增大的深度下源/漏極接觸的垂直部分增大導致的總電阻增加的增大量。

技術領域

本發明涉及鰭型場效應晶體管裝置及其形成方法。

背景技術

鰭型場效應晶體管(finFET)裝置的寄生串聯電阻會是決定這些裝置的性能的難題，尤其在溝道長度減小時。總的寄生電阻的兩個分量是金屬接觸與半導體鰭狀物之間的接觸電阻以及半導體鰭狀物的摻雜區的擴展電阻。

兩個分量中的一個分量是主導還是另一個分量是主導可以取決于由金屬/半導體界面呈現的勢壘高度。例如，相對高的勢壘高度(例如，300meV或更大)可導致由接觸電阻主導的總寄生電阻，而在小的勢壘高度(100meV量級或更小)的情況下，總寄生電阻的主導分量可以是擴展電阻。

寄生電阻在例如公開號2006/0202266和2009/0166742的美國專利中進一步論述，它們的全部內容通過引用全部結合于此。

發明內容

根據發明的實施方式通過利用凹進的源/漏極區而可以提供優化的finFET裝置和形成該裝置的方法，該finFET裝置具有降低的總電阻，該總電阻包括寄生電阻和溝道電阻。按照這些實施方式，finFET裝置可以包括具有最佳深度的源/漏極接觸凹陷，超過該最佳深度則在通過增大的深度提供的凹口中的源/漏極接觸的水平部分的擴散電阻值增加的減小量可以小于由于在增大的深度下源/漏極接觸的垂直部分增大而導致的總電阻增加的增大量。

在根據發明的一些實施方式中，一種finFET裝置可以包括在摻雜半導體源極區和摻雜半導體漏極區之間的半導體鰭狀物。金屬接觸可以在摻雜半導體源極區或摻雜半導體漏極區上，提供金屬接觸與摻雜半導體的垂直界面和水平界面。垂直接觸電阻值可以由垂直界面的面積和垂直界面的電阻率限定。擴展電阻值可以與水平界面有關，凹陷可以被提供用于金屬接觸，其中該凹陷具有被限于一點的深度，超過該點則與水平界面有關的擴展電阻值增加的減小量小于finFET的總電阻增加的增大量。

在根據發明的一些實施方式中，凹陷的深度與垂直界面的電阻率成反比。在根據發明的一些實施方式中，凹陷的深度(D)配置為根據以下關系式使得finFET的總電流(Ieff)最大：

其中，H是凹陷中水平界面的高度，ρ_C是垂直界面的電阻率，ρ_S是擴展電阻率，ρ_CH是finFET的溝道電阻率，σ_tot是finFET裝置的總電導率，其與finFET的總電流成比例。

在根據發明的一些實施方式中，凹陷的深度基于包括在摻雜半導體源極區或摻雜半導體漏極區中的不同摻雜劑類型而改變。在根據發明的一些實施方式中，凹陷深度基于不同的摻雜劑類型而改變大約10nm。在根據發明的一些實施方式中，摻雜半導體包括外延生長的原位摻雜半導體。

在根據發明的一些實施方式中，finFET裝置可以還包括：與垂直界面有關的擴展電阻值；和與所述水平界面有關的擴展電阻值。

在根據發明的一些實施方式中，finFET裝置可以還包括在finFET的柵極上的側壁間隔物，其中摻雜半導體源極區或摻雜半導體漏極區自對準于側壁間隔物。在根據發明的一些實施方式中，側壁間隔物可以是第一側壁間隔物，該裝置可以還包括在第一側壁間隔物上的第二側壁間隔物，其中凹陷自對準于第一側壁間隔物和第二側壁間隔物。