[發明專利]一種基于ANSYS有限元熱分析的芯片溫度預測方法

有效

• 申請號: 201410369427.9
• 申請日: 2014-07-30
• 公開（公告）號: CN104182568B
• 公開（公告）日: 2018-08-21
• 發明（設計）人: 陳弟虎;粟濤;楊茵
• 申請（專利權）人: 廣東順德中山大學卡內基梅隆大學國際聯合研究院;中山大學
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 廣州嘉權專利商標事務所有限公司 44205
• 代理人: 譚英強

1.一種基于ANSYS有限元熱分析的芯片溫度預測方法，其特征在于：包括：

步驟A、根據獲取的芯片模型參數采用ANSYS構建芯片內部結構實體模型；

步驟B、對芯片內部結構實體模型進行有限元網格劃分；

步驟C、加載生熱率和邊界條件，然后對有限元網格劃分后的芯片內部結構實體模型進行穩態熱分析，從而獲得芯片最高溫度；

步驟D、改變芯片的生熱率，然后通過穩態熱分析獲得不同生熱率下的芯片最高溫度；

步驟E、對生熱率與芯片溫度的關系曲線進行擬合，從而得到生熱率與芯片溫度的關系函數；

步驟F、將實際的生熱率代入生熱率與芯片溫度的關系函數，從而求出芯片的實際溫度；

所述生熱率為芯片的總功耗與面積的比值；

所述芯片內部結構實體模型包括芯片內部層級結構，所述芯片內部層級結構為自下而上分布的襯底、器件層、電源網絡結構、絕緣層以及鈍化層；

所述步驟A，其包括：

步驟A1、根據選用的工藝庫文件獲取芯片內部各層級結構以及各層級結構材料的幾何參數和熱屬性參數；

步驟A2、根據獲取的參數采用布爾操作構建芯片內部結構實體模型。

2.根據權利要求1所述的一種基于ANSYS有限元熱分析的芯片溫度預測方法，其特征在于：所述布爾操作包括：VADD相加操作，用于將電源網絡結構的各層互連線與通孔進行布爾相加操作，以使電源網絡結構成為一個整體結構；VSBV相減操作，用于將絕緣材料與電源網絡結構進行相減，從而得到填充電源網絡結構網格間隙的絕緣層隔離材料；GLUE粘連操作，用于對芯片內部結構實體模型的所有結構進行粘連操作，從而使得所有結構的節點相互關聯。

3.根據權利要求2所述的一種基于ANSYS有限元熱分析的芯片溫度預測方法，其特征在于：所述步驟B，其具體為：

采用SOLID90二十節點六面體單元對襯底、器件層進行映射網格劃分，采用SOLID87十節點四面體單元對電源網絡、絕緣層以及鈍化層進行自由網格劃分。

4.根據權利要求3所述的一種基于ANSYS有限元熱分析的芯片溫度預測方法，其特征在于：所述步驟C中加載生熱率這一步驟，包括加載均勻分配到器件層中的電源網絡生熱率過程和根據映射網格劃分的網格編號加載標準單元生熱率過程。

5.根據權利要求4所述的一種基于ANSYS有限元熱分析的芯片溫度預測方法，其特征在于：所述步驟C中加載邊界條件這一步驟，其包括加載芯片內部結構實體模型表面的等效熱傳導系數和表面穩態環境溫度的過程，所述芯片內部結構實體模型表面的等效熱傳導系數h的計算公式為：

其中，q_對流為對流傳熱熱量，q_輻射為輻射傳熱熱量，ε為熱對流系數，T1和T2為兩個平行板平面各自的絕對溫度，h_c為對流傳熱系數，S為截面的面積，(t₁-t₂)和Δt均為溫度變化量，Nu為努賽爾數，λ為流體的導熱系數，L為熱體的特征尺寸，g為重力加速度，β為體膨脹系數，v為流體的運動粘度，Pr為普朗特數,系數B和m取決于傳熱面方向，當傳熱面向上時B＝1.076，m＝1/6，向下時B＝0.747,m＝1/6。

6.根據權利要求5所述的一種基于ANSYS有限元熱分析的芯片溫度預測方法，其特征在于：所述步驟C中對有限元網格劃分后的芯片內部結構實體模型進行穩態熱分析，從而獲得芯片最高溫度這一步驟，其具體為：

采用Sparse稀疏矩陣求解器進行穩態熱分析，并通過POST1通用后處理器獲得芯片內部結構實體模型的溫度分布云圖，進而通過溫度分布云圖獲得芯片的最高溫度值以及熱點位置。

7.根據權利要求1-6任一項所述的一種基于ANSYS有限元熱分析的芯片溫度預測方法，其特征在于：所述襯底為由Si材料構成的矩形平板模型，所述器件層為由SiO₂材料構成的矩形平板模型，所述電源網絡結構為由Cu材料構成的兩個相互獨立且均包含Rings、Straps、Rails、Vias的VDD和VSS網絡模型，所述鈍化層為由Si₃N₄材料構成的矩形平板模型，所述絕緣層為由Si₃N₄材料構成的長方體模型。