[發(fā)明專利]一種適用于多點互聯(lián)應(yīng)用場合的高速串行總線采樣系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201410364957.4
• 申請日: 2014-07-29
• 公開（公告）號: CN104135413B
• 公開（公告）日: 2017-06-13
• 發(fā)明（設(shè)計）人: 張宏波;姜越;柳柱;李長森;宗曉飛;邊遠;嚴賀彪;張?zhí)?/a>;章宇塵
• 申請（專利權(quán)）人: 北京航天自動控制研究所;中國運載火箭技術(shù)研究院
• 主分類號: H04L12/40
• 分類號: H04L12/40;H04L7/033
• 代理公司: 中國航天科技專利中心11009
• 代理人: 安麗

1.一種適用于多點互聯(lián)應(yīng)用場合的高速串行總線采樣系統(tǒng)，其特征在于：包括一個主站點和N個從站點；主站點與從站點之間的傳輸通道包括2條時鐘傳輸通道、M條數(shù)據(jù)傳輸通道，其中，時鐘傳輸通道是單向傳輸?shù)模瑪?shù)據(jù)傳輸通道是雙向傳輸?shù)模凰龅腗、N均為正整數(shù)；

所述主站點包括并轉(zhuǎn)串模塊、數(shù)據(jù)傳輸通道采樣模塊和鎖相環(huán)PLL電路；主站點對主站點本地時鐘信號clk_m進行復(fù)制，同時輸出2條同頻的時鐘信號clk_m1和clk_m2至從站點，并使用本地時鐘信號clk_m經(jīng)主站點并轉(zhuǎn)串模塊將待發(fā)送數(shù)據(jù)移位輸出至數(shù)據(jù)傳輸通道，并通過數(shù)據(jù)傳輸通道將待發(fā)送數(shù)據(jù)輸出至從站點；鎖相環(huán)PLL電路對主站點本地時鐘信號clk_m進行3倍頻處理，生成倍頻后的時鐘信號clk_3x_m，作為主站點數(shù)據(jù)傳輸通道采樣模塊的工作時鐘；

所述從站點包括并轉(zhuǎn)串模塊、二選一電路A、二選一電路B、鎖相環(huán)PLL電路和數(shù)據(jù)傳輸通道采樣模塊；兩路鎖相環(huán)PLL電路分別對接收的時鐘信號clk_m1和clk_m2進行3倍頻，并輸出倍頻后的時鐘信號clk_3x_m1和clk_3x_m2；對接收的時鐘信號clk_m1和clk_m2進行頻率測試，確定符合時鐘頻率閾值要求的一個時鐘，根據(jù)頻率測試結(jié)果輸出時鐘選擇信號clk_sel至兩個二選一電路，二選一電路A同時接收時鐘信號clk_m1、時鐘信號clk_m2，并根據(jù)時鐘選擇信號clk_sel產(chǎn)生選擇后的時鐘信號clk_arb信號，送至從站點本地并轉(zhuǎn)串模塊；從站點本地并轉(zhuǎn)串模塊將待發(fā)送數(shù)據(jù)移位輸出至數(shù)據(jù)傳輸通道，并通過數(shù)據(jù)傳輸通道將待發(fā)送數(shù)據(jù)輸出至主站點；二選一電路B同時接收時鐘信號clk_3x_m1、時鐘信號clk_3x_m2，并根據(jù)時鐘選擇信號clk_sel產(chǎn)生選擇后的時鐘信號clk_3x_arb，送至從站點本地數(shù)據(jù)傳輸通道采樣模塊；

所述的數(shù)據(jù)傳輸通道采樣模塊包括M個數(shù)據(jù)傳輸通道相位鎖定與采樣模塊和1個數(shù)據(jù)傳輸通道間相位補償模塊；每個數(shù)據(jù)傳輸通道相位鎖定與采樣模塊接收數(shù)據(jù)傳輸通道數(shù)據(jù)碼流line_rx，對該數(shù)據(jù)碼流進行相位鎖定和采樣，輸出數(shù)據(jù)傳輸通道相位鎖定信號line_lock和數(shù)據(jù)傳輸通道接收緩存line_buf至數(shù)據(jù)傳輸通道間相位補償模塊；數(shù)據(jù)傳輸通道間相位補償模塊對各條數(shù)據(jù)傳輸通道上接收到的碼流進行對齊處理，輸出比特寬度為M的數(shù)據(jù)傳輸通道采樣輸出信號bus_rx_data，以及數(shù)據(jù)傳輸通道采樣輸出有效信號bus_rx_data_vld；

所述的數(shù)據(jù)傳輸通道相位鎖定與采樣模塊包括異步信號同步模塊、同步頭有效性檢測模塊和環(huán)形緩存控制模塊；異步信號同步模塊采用兩級同步或三級同步策略對數(shù)據(jù)傳輸通道數(shù)據(jù)碼流line_rx進行同步，輸出同步后的碼流信號line_rx_syn；同步頭有效性檢測模塊對同步后的碼流信號line_rx_syn進行檢測，判斷其是否符合同步頭格式要求，對符合要求的碼流信號line_rx_syn進行相位鎖定操作，并輸出相位鎖定信號line_lock至環(huán)形緩存控制模塊和數(shù)據(jù)傳輸通道間相位補償模塊；環(huán)形緩存控制模塊以固定節(jié)拍完成數(shù)據(jù)傳輸通道采樣，并將采樣值緩存于數(shù)據(jù)傳輸通道接收緩存line_buf內(nèi)；

所述同步頭有效性檢測模塊包括m個帶同步清零端口寄存器，以及非門、與門和帶同步置位端口寄存器；同步后的碼流信號line_rx_syn經(jīng)非門后驅(qū)動各帶同步清零端口寄存器的清零端口；相鄰兩個帶同步清零端口寄存器中上一級寄存器的輸出驅(qū)動下一級寄存器的輸入；帶同步清零端口寄存器最高位的輸出與經(jīng)非門后的碼流信號line_rx_syn經(jīng)與門后，驅(qū)動帶同步置位端口寄存器輸出相位鎖定信號line_lock；

所述環(huán)形緩存控制模塊包括采樣點產(chǎn)生模塊、環(huán)形緩存寫指針產(chǎn)生模塊以及環(huán)形緩存寄存器；

采樣點產(chǎn)生模塊包括2個與門、1個非門、1個或門和3個寄存器；相位鎖定信號line_lock經(jīng)非門后，與采樣相位第3拍信號samp_phase_idx3同時經(jīng)或門后，驅(qū)動寄存器A產(chǎn)生采樣相位第1拍信號samp_phase_idx1；相位鎖定信號line_lock與采樣相位第1拍信號samp_phase_idx1同時經(jīng)與門A后，驅(qū)動寄存器B產(chǎn)生采樣相位第2拍信號samp_phase_idx2；相位鎖定信號line_lock與采樣相位第2拍信號samp_phase_idx2同時經(jīng)與門B后，驅(qū)動寄存器C產(chǎn)生采樣相位第3拍信號samp_phase_idx3；

環(huán)形緩存寫指針產(chǎn)生模塊包括循環(huán)計數(shù)器；環(huán)形緩存寫指針產(chǎn)生模塊接收采樣相位第2拍信號samp_phase_idx2，當采樣相位第2拍信號samp_phase_idx2有效時，循環(huán)計數(shù)器執(zhí)行加1操作，循環(huán)計數(shù)器的值作為緩存寫指針信號并輸出至環(huán)形緩存寄存器；環(huán)形緩存寄存器在采樣相位第2拍信號samp_phase_idx2有效時，將延遲一拍后的碼流信號line_rx_syn寫入以緩存寫指針為偏移地址對應(yīng)的緩存寄存器內(nèi)；

所述數(shù)據(jù)傳輸通道間相位補償模塊包括循環(huán)計數(shù)器；數(shù)據(jù)傳輸通道間相位補償模塊接收數(shù)據(jù)傳輸通道相位鎖定信號line_lock，當相位鎖定的數(shù)據(jù)傳輸通道的條數(shù)大于預(yù)設(shè)值時，產(chǎn)生數(shù)據(jù)傳輸通道有效通訊標志信號，該信號延遲數(shù)拍后，生成緩存讀指針累加標志信號；緩存讀指針累加標志信號有效時，循環(huán)計數(shù)器執(zhí)行加1操作，循環(huán)計數(shù)器的值作為緩存讀指針，讀取各條數(shù)據(jù)傳輸通道接收緩存line_buf的相應(yīng)位，組成寬度為M比特的數(shù)據(jù)傳輸通道采樣輸出信號bus_rx_data；將緩存讀指針累加標志信號延遲一拍后作為數(shù)據(jù)傳輸通道采樣輸出有效信號bus_rx_data_vld輸出。