[發明專利]一種混合格式信號光纖傳輸裝置

有效

• 申請號: 201410364473.X
• 申請日: 2014-07-28
• 公開（公告）號: CN104113740B
• 公開（公告）日: 2017-06-13
• 發明（設計）人: 曾瀚;周國忠;杜升平;安濤
• 申請（專利權）人: 中國科學院光電技術研究所
• 主分類號: H04N7/22
• 分類號: H04N7/22;H04B10/25
• 代理公司: 北京科迪生專利代理有限責任公司11251
• 代理人: 孟卜娟,賈玉忠

技術領域

本發明涉及信號處理和傳輸技術領域，尤其涉及一種混合格式信號光纖傳輸裝置。

背景技術

隨著幀頻和分辨率不斷提高，目前視頻圖像采集設備的帶寬能夠達到每秒吉比特(Gbps)級別，電纜難以滿足超過十米距離的高速視頻圖像信號的可靠傳輸。光纖傳輸具有帶寬高、抗電磁干擾性能強、傳輸距離長的特點，現在已經逐步替代電纜在高速和長距離數據傳輸中應用。

目前國內外的光纖傳輸設備均針對單一格式信號傳輸，不能同時滿足高速圖像信號和其他格式信號的實時傳輸，因此在實際工程中需要使用多臺傳輸設備和多組光纖通道，使得傳輸系統存在體積大、成本高并且維護困難的缺點。同時，此類高速光纖傳輸設備一般采用專用集成電路設計和實現，在功能擴展、性能升級及工作環境的適應性等方面受到局限。

發明內容

為解決上述問題，本發明提供一種基于FPGA的混合格式信號光纖傳輸裝置及傳輸方法。

本發明提供如下技術方案：一種混合格式信號光纖傳輸裝置，包括發送端(1)、光纖通道(2)和接收端(3)；所述發送端(1)包括FPGA發送處理單元(4)、第一接插件組(5)、光電轉換單元(6)和發送時鐘生成單元(7)；所述光纖通道(2)包括三組單模光纖，所述光纖通道(2)連接所述發送端(1)和所述接收端(3)；所述接收端(2)包括第二接插件組(8)、FPGA接收處理單元(9)、電光轉換單元(10)和接收時鐘生成單元(11)；

所述FPGA發送處理單元(4)分別與所述第一接插件組(5)和所述光電轉換單元(6)連接；所述FPGA發送處理單元(4)用于接收來自所述第一接插件組(5)的12路LVDS電平Camera Link格式視頻圖像信號和10路通用串行信號并將接收的信號轉換為三路CML電平的高速串行信號，送入所述光電轉換單元(6)的三組SFP光收發器；所述光電轉換單元(6)用于將電信號轉換為光信號通過所述光纖通道(2)發送到所述接收端(3)；所述發送時鐘生成單元(7)分別與所述第一接插件組(5)和所述FPGA發送處理單元(4)連接，所述發送時鐘生成單元(7)用于接收來自所述第一接插件組(5)的1路LVDS像素時鐘信號，經過消除抖動處理將時鐘提供給所述FPGA發送處理單元(4)；

所述FPGA接收處理單元(9)分別與所述光纖通道(2)和所述電光轉換單元(10)連接；所述電光轉換單元(10)內的三組SFP光收發器用于將所述光纖通道(2)傳來的三路光信號轉換為三路CML格式的高速串行信號后輸入至所述FPGA接收處理單元(9)；所述FPGA接收處理單元(9)用于將三路高速串行信號處理并恢復為12路LVDS電平Camera Link視頻信號、3路LVDS隨路時鐘信號和10路串口信號通過所述第二接插件組(8)發送至下級；所述接收時鐘生成單元(11)與所述FPGA接收處理單元(9)連接，所述接收時鐘生成單元(11)用于生成參考時鐘并提供給所述FPGA接收處理單元(9)。

可選地，如上所述的裝置中，所述FPGA發送處理單元(4)包括Camera Link協議串并轉換模塊(12)、第一UART模塊(13)、通道標識和緩存模塊(14)、總線復用模塊(15)、倍速模塊(16)和第一GTP模塊(17)；所述FPGA接收處理單元(9)包括Camera Link協議并串轉換模塊(18)、第二UART模塊(19)、總線解復用模塊(20)、降速模塊(21)和第二GTP模塊(22)。

可選地，如上所述的裝置中，所述Camera Link協議串并轉換模塊(12)具體用于將12路的Camera Link協議LVDS電平圖像信號以1:7的比例轉換為84路LVTTL電平并行信號；所述Camera Link協議并串轉換模塊(18)具體用于將84路LVTTL電平并行信號以7:1的比例轉換為12路Camera Link協議LVDS電平總線信號。