[發明專利]一種實現待驗證芯片互聯的方法和裝置在審
申請號: | 201410363753.9 | 申請日: | 2014-07-28 |
公開(公告)號: | CN104123253A | 公開(公告)日: | 2014-10-29 |
發明(設計)人: | 李拓;童元滿;李仁剛 | 申請(專利權)人: | 浪潮(北京)電子信息產業有限公司 |
主分類號: | G06F13/28 | 分類號: | G06F13/28 |
代理公司: | 北京安信方達知識產權代理有限公司 11262 | 代理人: | 王丹;李丹 |
地址: | 100085 北京市海*** | 國省代碼: | 北京;11 |
權利要求書: | 查看更多 | 說明書: | 查看更多 |
摘要: | |||
搜索關鍵詞: | 一種 實現 驗證 芯片 方法 裝置 | ||
技術領域
本發明涉及多芯片系統的驗證技術,尤指一種實現待驗證芯片互聯的方法和裝置。
背景技術
隨著集成電路技術的飛速發展,對于多芯片系統的仿真驗證(下文簡稱驗證)是必不可少的,多芯片系統的驗證需求也越來越復雜。這樣,在多芯片系統的驗證中待驗證的芯片的互聯(下文簡稱待驗證芯片互聯)方面,多芯片系統的驗證需求不僅要求實現待驗證芯片互聯,而且要求實現分析芯片間信號、在芯片間信號中注入延時和錯誤、生成上述操作的相關日志信息等功能(下文將這些功能統稱為待驗證芯片互聯的高級功能)。其中,對芯片間信號的分析和生成上述操作的相關日志信息,可以增強驗證的可視性,提高驗證的效率,而在芯片間信號中注入延時和錯誤可以更真實模擬實際環境中芯片間通信的情況,提高驗證的效果。
現有的實現待驗證芯片互聯的方法,如使用Verilog或者SystemVerilog語言實現待驗證芯片互聯的方法,雖然可以實現待驗證芯片互聯,但在實現待驗證芯片互聯的高級功能方面,尤其在芯片間接口為超高速接口(例如,速率達到10Gbps以上的接口)時,存在分析芯片間信號的能力、以及在芯片間信號中注入延時和錯誤的能力不強的問題,降低了多芯片系統的驗證的效率和效果,不能很好地滿足多芯片系統驗證中實現待驗證芯片互聯的需求。
發明內容
為了解決上述技術問題,本發明提供了一種實現待驗證芯片互聯的方法和裝置,在實現待驗證芯片互聯時,能夠更好地實現待驗證芯片互聯的高級功能,從而有效提高多芯片系統的驗證的效率和效果。
為了達到本發明目的,本發明公開了一種實現待驗證芯片互聯的方法,基于SystemC語言實現該方法,包括:
根據芯片間通信的信息的格式,分析通過PLI接口獲得的多個芯片間信號中的信息,得到分析結果;
根據預先設定的配置信息,在通過PLI接口獲得的多個芯片間信號中注入延時和錯誤,并通過PLI接口發送經注入處理后的芯片間信號;其中,配置信息為范圍信息或者固定信息;
根據分析結果和注入延時和錯誤的相關信息,生成日志信息。
所述分析的步驟、以及所述注入的步驟是參考時鐘信號進行,參考的時鐘信號的頻率大于或者等于芯片間接口的時鐘信號的頻率。
所述分析的步驟具體包括:根據芯片間通信的信息的格式,通過寄存器級操作處理和事務級建模處理,將通過PLI接口獲得的多個芯片間信號即寄存級的信號轉換成事務級的操作,得到所述分析結果。
所述注入的步驟具體包括:
根據所述配置信息,通過隨機處理確定操作信息;其中,操作信息至少包括第一操作目標信息、延時信息、第二操作目標信息和翻轉時間信息;
對第一操作目標信息顯示的芯片間信號,根據延時信息通過寄存器級操作處理注入延時;
對第二操作目標信息顯示的芯片間信號,根據翻轉時間信息通過寄存器級操作處理注入錯誤;
通過PLI接口發送經注入處理后的芯片間信號。
本發明還公開了一種實現待驗證芯片互聯的裝置,基于SystemC語言實現該裝置,包括分析單元、注入單元和日志單元,其中,
分析單元,用于根據芯片間通信的信息的格式,分析通過PLI接口獲得的多個芯片間信號中的信息,得到分析結果;
注入單元,用于根據預先設定的配置信息,在通過PLI接口獲得的多個芯片間信號中注入延時和錯誤,并通過PLI接口發送經注入處理后的芯片間信號;其中,配置信息為范圍信息或者固定信息;
日志單元,用于根據分析結果和注入延時和錯誤的相關信息,生成日志信息。
所述分析單元和所述注入單元參考時鐘信號完成相應功能,參考的時鐘信號的頻率大于或者等于芯片間接口的時鐘信號的頻率。
所述分析單元具體用于:根據芯片間通信的信息的格式,通過寄存器級操作處理和事務級建模處理,將通過PLI接口獲得的多個芯片間信號即寄存級的信號轉換成事務級的操作,得到所述分析結果。
所述注入單元包括隨機處理模塊、延時注入模塊、錯誤注入模塊和發送模塊,其中,
隨機處理模塊,用于根據所述配置信息,通過隨機處理確定操作信息;其中,操作信息至少包括第一操作目標信息、延時信息、第二操作目標信息和翻轉時間信息;
延時注入模塊,用于對第一操作目標信息顯示的芯片間信號,根據延時信息通過寄存器級操作處理注入延時;
錯誤注入模塊,用于對第二操作目標信息顯示的芯片間信號,根據翻轉時間信息通過寄存器級操作處理注入錯誤;
發送模塊,用于通過PLI接口發送經注入處理后的芯片間信號。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于浪潮(北京)電子信息產業有限公司,未經浪潮(北京)電子信息產業有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410363753.9/2.html,轉載請聲明來源鉆瓜專利網。