[發明專利]半導體結構的形成方法

在審

• 申請號: 201410363399.X
• 申請日: 2014-07-28
• 公開（公告）號: CN105336594A
• 公開（公告）日: 2016-02-17
• 發明（設計）人: 蔣莉
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華;吳敏

技術領域

本發明涉及半導體領域，尤其涉及半導體器件的形成方法。

背景技術

隨著集成電路制造技術的不斷發展，MOS晶體管的特征尺寸也越來越小，在MOS晶體管特征尺寸不斷縮小情況下，為了降低MOS晶體管柵極的寄生電容，提高器件速度，金屬柵極被引入到MOS晶體管中。

圖1至圖7是現有技術中的PMOS晶體管中和NMOS晶體管中的金屬柵極的形成方法的剖面結構示意圖。

參考圖1，提供半導體襯底100，半導體襯底100包括NMOS區域A和PMOS區域B。在NMOS區域A形成至少一個第一偽柵極結構，所述第一偽柵極結構包括第一柵氧層101和位于第一柵氧層101上的第一偽柵極102。在所述PMOS區域B形成至少一個第二偽柵極結構，第二偽柵極結構包括第二柵氧層103和位于第二柵氧層103上的第二偽柵極104。第一偽柵極102和第二偽柵極104的材料都為多晶硅。

在半導體襯底100、第一柵極結構和第二柵極結構上形成氧化硅層105，所述氧化硅層105與所述各偽柵極頂部相平。

接著，參考圖2，形成圖形化的掩膜層106，所述圖形化的掩膜層106覆蓋PMOS區域B的氧化硅層105和第二偽柵極104。之后，去除所述NMOS區域A的第一偽柵極102(參考圖1)，在NMOS區域A的氧化硅層105內形成第一柵極凹槽107。

接著，參考圖3，在第一柵極凹槽107的底部和側壁形成第一功函數層108，接著，形成第一鋁層109，所述第一鋁層109覆蓋第一功函數層108、氧化層105和圖形化的掩膜層106。

接著，結合參考圖3和圖4，采用化學機械研磨的方法去除高于氧化硅層105的第一鋁層109和圖形化的掩膜層106，在第一柵極凹槽107內形成第一鋁柵極110。

接著，結合參考圖4和圖5，采用干法刻蝕或濕法腐蝕的方法去除PMOS區域B的第二偽柵極104，相應的，在PMOS區域B的氧化硅層105內形成第二柵極凹槽111。

接著，參考圖6，在第二柵極凹槽111的底部和側壁形成第二功函數層113，接著，形成第二鋁層114，覆蓋第二功函數層113、NMOS區域A的氧化硅層105和第一鋁柵極110。

接著，參考圖7，采用化學機械研磨的方法去除高于氧化硅層105的第二鋁層114(參考圖6)，在第二柵極凹槽111內形成第二鋁柵極115。

采用現有技術的方法形成的NMOS晶體管的性能不好，嚴重時，無法工作。

發明內容

本發明解決的問題是采用現有技術的方法形成的NMOS晶體管的性能不好。

為解決上述問題，本發明提供一種半導體結構的形成方法，包括：

提供半導體襯底，所述半導體襯底包括第一區域和第二區域，所述第一區域與第二區域導電類型不同；

在所述第一區域形成至少一個第一偽柵極結構，所述第一偽柵極結構包括第一偽柵極，在所述第二區域形成至少一個第二偽柵極結構，所述第二偽柵極結構包括第二偽柵極；

在所述半導體襯底、第一偽柵極結構和第二偽柵極結構上形成介質層，所述介質層與所述第一偽柵極結構頂部和第二偽柵極結構頂部相平；

形成所述介質層后，去除所述第一偽柵極，在去除所述第一偽柵極處形成第一金屬柵極；

在所述第一金屬柵極頂部形成保護層；

以所述保護層為掩膜，去除所述第二偽柵極，在去除第二偽柵極處形成第二金屬柵極。

可選的，所述保護層的材料為氮化鈦。

可選的，所述保護層的厚度為大于等于10埃且小于等于50埃。

可選的，所述保護層的材料為氧化硅、氮化硅或氮氧化硅。

可選的，所述保護層的厚度為大于等于10埃且小于等于30埃。

可選的，在所述第一金屬柵極頂部形成保護層的方法包括：

在所述第一金屬柵極、第二偽柵極和介質層頂部形成保護層材料層；

在所述保護層材料層的表面形成圖形化的掩膜層，以所述圖形化的掩膜層為掩膜對所述保護層材料層進行刻蝕，在所述第一金屬柵極頂部形成保護層；

形成所述保護層后，去除所述圖形化的掩膜層。

可選的，以保護層為掩膜，去除第二偽柵極，在去除第二偽柵極處形成第二金屬柵極的步驟包括：

去除所述第二偽柵極，在所述介質層內形成第二柵極凹槽；

在所述介質層、保護層上形成第二柵極材料層，所述第二柵極材料層填充滿所述第二柵極凹槽；