[發(fā)明專利]一種半導體器件及其制造方法和電子裝置

有效

• 申請?zhí)枺?/td>: 201410362418.7
• 申請日: 2014-07-28
• 公開（公告）號: CN105448898B
• 公開（公告）日: 2018-12-25
• 發(fā)明（設計）人: 李海艇;黃河;周強;葛洪濤
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司;中芯集成電路（寧波）有限公司
• 主分類號: H01L23/66
• 分類號: H01L23/66;H01L21/02
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;趙禮杰

1.一種半導體器件，其特征在于，包括第一襯底和第二襯底，其中，所述第一襯底的第一表面一側(cè)形成有包括晶體管、射頻器件和第一互連結(jié)構(gòu)的前端器件，所述第二襯底接合于所述第一襯底的所述第一表面一側(cè)且位于所述前端器件的上方，并且所述第二襯底內(nèi)形成有位于所述射頻器件的上方的空腔，所述空腔增加所述第二襯底與所述射頻器件的距離，所述射頻器件包括電感。

2.如權(quán)利要求1所述的半導體器件，其特征在于，所述第一襯底為絕緣體上硅襯底。

3.如權(quán)利要求1所述的半導體器件，其特征在于，所述射頻器件的頂部裸露于所述空腔內(nèi)。

4.如權(quán)利要求1所述的半導體器件，其特征在于，所述空腔為真空腔體或內(nèi)部填充有氣體的腔體。

5.如權(quán)利要求1所述的半導體器件，其特征在于，所述半導體器件還包括貫穿所述第一襯底且與所述第一互連結(jié)構(gòu)相連的第二互連結(jié)構(gòu)，以及位于所述第一襯底的與所述第一表面相對的第二表面上且與所述第二互連結(jié)構(gòu)相連的焊盤。

6.如權(quán)利要求5所述的半導體器件，其特征在于，所述半導體器件還包括覆蓋所述第一襯底的所述第二表面但暴露出所述焊盤的打線區(qū)的鈍化層。

7.如權(quán)利要求5所述的半導體器件，其特征在于，所述第二互連結(jié)構(gòu)包括硅通孔。

8.一種半導體器件的制造方法，其特征在于，所述方法包括：

步驟S101：提供第一襯底和第二襯底，在所述第一襯底的第一表面一側(cè)形成包括晶體管、射頻器件和第一互連結(jié)構(gòu)的前端器件，在所述第二襯底內(nèi)形成與所述射頻器件的位置相對應的空腔，所述射頻器件包括電感；

步驟S102：通過晶圓鍵合工藝將所述第二襯底的形成有所述空腔的一側(cè)與所述第一襯底的形成有所述前端器件的一側(cè)相接合，其中所述空腔位于所述射頻器件的上方，所述空腔增加所述第二襯底與所述射頻器件的距離；

步驟S103：從所述第一襯底的與所述第一表面相對的第二表面一側(cè)對所述第一襯底進行減薄處理。

9.如權(quán)利要求8所述的半導體器件的制造方法，其特征在于，所述第一襯底為絕緣體上硅襯底。

10.如權(quán)利要求8所述的半導體器件的制造方法，其特征在于，在所述步驟S101中，在所述第二襯底內(nèi)形成空腔的方法包括：

在所述第二襯底上形成在與所述射頻器件相對應的位置處具有開口的掩膜層；

利用所述掩膜層對所述第二襯底進行刻蝕以形成空腔。

11.如權(quán)利要求8所述的半導體器件的制造方法，其特征在于，在所述步驟S103中，所述減薄處理包括化學機械拋光。

12.如權(quán)利要求8所述的半導體器件的制造方法，其特征在于，在所述步驟S103之后還包括步驟S104：

形成貫穿所述第一襯底且與所述第一互連結(jié)構(gòu)相連的第二互連結(jié)構(gòu)，并在所述第一襯底的所述第二表面上形成與所述第二互連結(jié)構(gòu)相連的焊盤。

13.如權(quán)利要求12所述的半導體器件的制造方法，其特征在于，在所述步驟S104之后還包括步驟S105：

形成覆蓋所述第一襯底的所述第二表面但暴露出所述焊盤的打線區(qū)的鈍化層。

14.如權(quán)利要求12所述的半導體器件的制造方法，其特征在于，所述第二互連結(jié)構(gòu)包括硅通孔。

15.一種電子裝置，其特征在于，包括電子組件以及與所述電子組件電連接的半導體器件，其中，所述半導體器件包括第一襯底和第二襯底，所述第一襯底的第一表面一側(cè)形成有包括晶體管、射頻器件和第一互連結(jié)構(gòu)的前端器件，所述第二襯底接合于所述第一襯底的所述第一表面一側(cè)且位于所述前端器件的上方，并且所述第二襯底內(nèi)形成有位于所述射頻器件的上方的空腔，所述空腔增加所述第二襯底與所述射頻器件的距離，所述射頻器件包括電感。