[發明專利]基于EMIF總線復用的數字視頻編解碼傳輸電路

在審

• 申請號: 201410362037.9
• 申請日: 2014-07-28
• 公開（公告）號: CN105306783A
• 公開（公告）日: 2016-02-03
• 發明（設計）人: 王大剛
• 申請（專利權）人: 王大剛
• 主分類號: H04N5/14
• 分類號: H04N5/14;H04N19/42
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種基于EMIF總線復用的數字視頻編解碼傳輸電路。

背景技術

目前，在監控行業中的視頻識別和分析設備中，因為面對目前處理芯片的處理能力以及接口局限的問題通常做法都是采用雙系統，識別和圖像處理分開進行，存在雙系統間的匹配問題，同時成本很高。

發明內容

針對上述現有技術存在的問題，本發明提供一種基于EMIF總線復用的數字視頻編解碼傳輸電路。

為了實現上述目的，本發明采用的技術方案是：一種基于EMIF總線復用的數字視頻編解碼傳輸電路，包括微處理器和FLASH存儲單元，還包括視頻編碼模塊、視頻解碼模塊、第一Buffer電路和第二Buffer電路，微處理器的第一片選信號電路與FLASH存儲單元相連，第二片選信號電路和第三片選信號電路分別依次經視頻編碼模塊和視頻解碼模塊與第一Buffer電路和第二Buffer電路相連，微處理器經EMIF總線電路分別與FLASH存儲單元、第一Buffer電路和第二Buffer電路相連。

作為優選，微處理器的第一控制信號電路和第二控制信號電路分別與第一Buffer電路和第二Buffer電路相連。

與現有技術相比，本發明的優點在于：充分利用處理器的EMIF接口的帶寬優勢，在系統將EMIF接口應用于FLASH接口的情況下，利用專門的視頻編碼和解碼芯片，讓數字視頻信號在EMIF接口上傳送和接收。同時通過信號BUFFER芯片對EMIF總線上傳輸的信號方向進行控制，通過片選信號對接入EMIF總線的芯片進行選通控制。完全避免各信號間的干擾。

附圖說明

圖1為本發明的結構示意圖。

具體實施方式

下面將結合附圖對本發明作進一步說明。

作為本發明的一種實施方式，參閱圖1，本發明包括微處理器和FLASH存儲單元，還包括視頻編碼模塊、視頻解碼模塊、第一Buffer電路和第二Buffer電路，微處理器的第一片選信號電路與FLASH存儲單元相連，第二片選信號電路和第三片選信號電路分別依次經視頻編碼模塊和視頻解碼模塊與第一Buffer電路和第二Buffer電路相連，微處理器經EMIF總線電路分別與FLASH存儲單元、第一Buffer電路和第二Buffer電路相連。微處理器的第一控制信號電路和第二控制信號電路分別與第一Buffer電路和第二Buffer電路相連。

FLASH存儲單元通過EMIF總線與系統處理器直接連接，視頻編碼器和視頻解碼器則通過BUFFER后接入EMIF與系統處理器連接。

FLASH存儲單元，視頻解碼器，視頻編碼器，分別用片選信號1，片選信號2，片選信號3連接，系統處理器根據需要可以分別對FLASH存儲單元，視頻編碼器，視頻解碼器進行使能控制。

FLASH存儲單元有專門的讀寫控制信號，當對應需要對FLASH存儲單元進行讀寫操作的時候，可以通過控制讀寫和片選信號對FLASH存儲單元進行讀寫操作。

連接視頻編碼器的BUFFER，系統處理器通過控制信號1對編碼器的信號傳輸方向和關斷控制。

連接視頻解碼器的BUFFER，系統處理器通過控制信號2對解碼器的信號傳輸方向和關斷控制。

整個EMIF復用電路通過3個片選信號，2個控制信號，1個讀寫控制信號，可以保證EMIF總線上可以按照系統設置在需要的時候選通3個芯片中的任何芯片進行設定的操作。具體選通情況見下表：片選信號，1表示使能，0表示不使能；控制信號，1表示按照設定方向導通，0表示信號斷開；讀寫控制信號，1表示讀，0表示寫。