[發明專利]一種基于憶阻器的邏輯非門電路

有效

• 申請號: 201410359201.0
• 申請日: 2012-07-09
• 公開（公告）號: CN104124961B
• 公開（公告）日: 2017-01-11
• 發明（設計）人: 陳進才;余國生;周功業;繆向水;盧萍
• 申請（專利權）人: 華中科技大學
• 主分類號: H03K19/20
• 分類號: H03K19/20
• 代理公司: 華中科技大學專利中心42201
• 代理人: 朱仁玲,廖盈春

技術領域

本發明屬于數字電路技術領域，更具體地，涉及一種基于憶阻器的邏輯非門電路。

背景技術

從計算機問世那天起，科學家和技術人員就夢想著有朝一日計算機也能像人腦一樣工作。自2008年4月美國惠普實驗室研制出世界首個憶阻器，從而證實了“第四種電子元件”憶阻器的存在以來，憶阻器通過簡單封裝即可提供內存與邏輯功能的突出表現受到了科學家的關注，用其模擬大腦神經元突觸就成為了不少科學家奮斗的目標。2009年美國密歇根大學的一個研究小組制成了一種模擬大腦突觸的憶阻器電路，證實了此前關于憶阻器能用于電腦神經網絡制作的設想。相關論文發表在2012年《納米快報》(K.H.Kim，S.Gaba，W.Lu，etc.，Nano?Lett，12，389-395，2012)雜志上。憶阻器是一種電腦元件，可在一簡單封裝中提供內存與邏輯功能。此前，由于可靠性和重復性問題，所展示的都是只有少數憶阻器的電路，而研究人員此次展示的則是基于硅憶阻系統并能與CMOS兼容的超高密度內存陣列。研究小組用目前計算機芯片中極為常見的兩種材料——硅和銀作為憶阻器的制作原料。通過在兩個金屬電極的交叉部位填充硅銀混合物的方法來模擬大腦突觸的工作方式：其中的金屬電極相當于兩個神經元，而填充在中間的硅銀混合物則相當于突觸。該裝置被認為提供了一種讓憶阻器存儲數據的新方法。當對兩個電極施加電信號的時間間隔為20毫秒時，電流在兩個電極間受阻的時間就是40毫秒，信號可暫存在憶阻器中而不會丟失。這與大腦突觸傳遞信息的方式極為相似。該研究負責人稱憶阻器就是通過這種方式來模擬神經突觸的行為的。雖然該設備目前還處于實驗階段，但它表明了人類向制造出如大腦一樣工作的計算機又前進了一步。

憶阻器的特性是通過電荷和磁通量之間的關系描述的，而磁通量在數學上的定義是電壓關于時間的積分。電荷和磁通量之間的關系可以用來概括任何類型的雙端元件，凡是符合這個關系的雙端元件都是這個類型，稱之為憶阻系統，后者的阻值依賴于系統的內部狀態。很多系統都屬于憶阻系統，如內部狀態依賴于溫度，阻值隨原子結構不同而改變的分子等。基于雜質漂移和狀態過度的憶阻器都是憶阻系統的特例。隨著器件的微型化，憶阻器表現出與普通COMS器件不同的特性，這是因為在納米尺度，電子和離子的動態特性可能會在很大程度上依賴于系統的歷史狀態，除了非易失性存儲介質的應外，這系統還有其他非常有前景的應用，如制成神經形態器件來模仿學習生物自適應性、自發性的行為；結合憶阻器特有的存儲與處理能力，制成納米邏輯器件，使信息的存儲與處理同時進行，本發明即是基于憶阻器邏輯處理能力的應用。

在面向未來更高性能計算系統的跨越中，傳統計算機架構實現技術中信息的存儲和處理是分離的，面臨很多重要瓶頸問題的挑戰，包括存儲墻問題(Derrien，S.；Raj?opadhye，S.，2000IEEE?Symposium?on?FPCCM，329-330)、功耗問題、可靠性問題等，現有邏輯門電路主要是基于COMS的門電路，集成度低、功耗高以及掉電易丟失。

發明內容

針對現有技術的缺陷，本發明的目的在于提供一種基于憶阻器的邏輯非門電路，旨在解決現有的基于COMS的門電路集成度低、功耗高以及掉電易丟失的問題。

為實現上述目的，本發明提供了一種基于憶阻器的邏輯非門電路，包括：第六憶阻器、第七憶阻器、三態門、第三電阻；所述第六憶阻器的輸入端作為所述非門電路的輸入端；所述第七憶阻器的輸入端連接電源電壓；所述三態門的使能端連接至所述第六憶阻器的輸出端，所述三態門的輸入端連接至所述第七憶阻器的輸出端，所述三態門的輸出端通過所述第三電阻接地；所述第七憶阻器的輸出端作為所述非門電路的輸出端。

更進一步地，所述邏輯非門電路還包括：第二電壓轉換器和第四電阻；所述第二電壓轉換器的時鐘輸入端連接CLK時鐘信號，所述第二電壓轉換器的輸入端連接至所述第六憶阻器的輸入端，所述第二電壓轉換器的輸出端連接至所述第六憶阻器的輸出端；所述第四電阻連接在所述第六憶阻器的輸入端與地之間。

本發明采用憶阻器作為門電路的核心結構，不僅能實現現有門電路的邏輯處理功能，提高了電子設備的可靠性和靈活性，同時降低了成本，還在集成度、功耗、速度等方面優于傳統的基于COMS的邏輯門電路，實現了信息的存儲和處理的統一，有利于克服當今計算機系統結構中信息處理與存儲分離造成的瓶頸問題。

附圖說明

圖1是本發明實施例提供的與門電路的原理圖；

圖2是本發明實施例提供的或門電路的原理圖；