[發明專利]一種共享存儲系統及其使用方法

在審

• 申請號: 201410356575.7
• 申請日: 2014-07-24
• 公開（公告）號: CN104133777A
• 公開（公告）日: 2014-11-05
• 發明（設計）人: 周雪;楊曉君;倪亞路
• 申請（專利權）人: 曙光信息產業（北京）有限公司
• 主分類號: G06F12/02
• 分類號: G06F12/02
• 代理公司: 北京新知遠方知識產權代理事務所(普通合伙) 11397
• 代理人: 艾鳳英

1.一種共享存儲系統，其特征在于，包括：至少一個第一SATA指令解析模塊、鏈路仲裁模塊、地址映射模塊、第二SATA協議解析模塊、以及PCIe硬核；其中：

第一SATA協議解析模塊，用于分別與相對應的CPU相連，接收CPU發送的SATA指令，對SATA指令進行解析，并將該指令發送至鏈路仲裁模塊；

鏈路仲裁模塊，用于將第一SATA協議解析模塊發來的SATA指令逐一發送至地址映射模塊；

地址映射模塊，用于接收鏈路仲裁模塊發來的SATA指令，在確定該SATA指令中指示存儲的地址空間為NandFlash后，將SATA指令發送至PCIe硬核；在確定該SATA指令中指示存儲的地址空間為硬盤后，將SATA指令發送至第二SATA協議解析模塊；其中，所指示存儲的地址空間是分配給發出SATA指令的CPU的地址空間；

PCIe硬核，用于與NandFlash相連，對地址映射模塊發來的SATA指令進行封裝，并發送至NandFlash；

第二SATA協議解析模塊，用于與硬盤相連，對地址映射模塊發來的SATA指令進行封裝，并發送至硬盤。

2.如權利要求1所述的系統，其特征在于，所述第一SATA協議解析模塊進一步用于接收到CPU發送的SATA指令時，對SATA指令進行串并轉換，8b/10b編碼轉換以及解擾操作后，將其發送至鏈路仲裁模塊。

3.如權利要求1所述的系統，其特征在于，所述第一SATA協議解析模塊進一步用于對CPU發送的SATA指令進行標識；

所述地址映射模塊進一步用于根據所述標識確定發出SATA指令的CPU的地址空間。

4.如權利要求1所述的系統，其特征在于，所述地址映射模塊進一步用于通過修改SATA指令的地址域，將其映射到分配給該CPU的地址空間的方式來在SATA指令中指示存儲的地址空間。

5.如權利要求1所述的系統，其特征在于，所述第二SATA協議解析模塊進一步用于在接收到地址映射模塊發來的SATA指令時，將SATA指令進行串并轉換，8b/10b編碼轉換以及加擾操作后，發送至硬盤。

6.如權利要求1所述的系統，其特征在于，所述PCIe硬核進一步用于在接收到地址映射模塊發來的SATA指令時，將SATA指令通過PCIe硬核封裝后，發送至NandFlash。

7.如權利要求1所述的系統，其特征在于，所述PCIe硬核進一步用于在接收到NandFlash發來的響應結果后，將響應結果進行解析，發送至地址映射模塊。

8.如權利要求1所述的系統，其特征在于，所述第二SATA協議解析模塊進一步用于接收到硬盤發來的響應結果后，將響應結果進行串并轉換，8b/10b編碼轉換以及解擾操作后，發送至地址映射模塊。

9.如權利要求7至8任一所述的系統，其特征在于，所述地址映射模塊進一步用于通過修改響應結果的地址域，將其反映射到分配給該CPU的地址空間的方式來在響應結果中指示響應的地址空間。

10.如權利要求7所述的系統，其特征在于，所述第二SATA協議解析模塊進一步用于對硬盤發送的響應結果進行標識；

所述地址映射模塊進一步用于根據所述標識確定接收響應結果的CPU。

11.如權利要求8所述的系統，其特征在于，所述PCIe硬核進一步用于對NandFlash發送的響應結果進行標識；

所述地址映射模塊進一步用于根據所述標識確定接收響應結果的CPU。

12.如權利要求1所述的系統，其特征在于，所述第一SATA協議解析模塊進一步用于在接收到鏈路仲裁模塊的發來的響應結果后，將該響應結果進行串并轉換，8b/10b編碼轉換以及加擾操作，將其發送至CPU。

13.如權利要求1至12任一所述的系統，其特征在于，第一SATA協議解析模塊、仲裁模塊、地址映射模塊、第二SATA協議解析模塊以及PCIe硬核在FPGA上實現。