[發明專利]半導體裝置的淺溝槽隔離結構與其制造方法

在審

• 申請號: 201410354610.1
• 申請日: 2014-07-24
• 公開（公告）號: CN105280545A
• 公開（公告）日: 2016-01-27
• 發明（設計）人: 陳明新;王俞婷;張名輝
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L21/76
• 分類號: H01L21/76;H01L23/13
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

技術領域

本發明涉及一種半導體制作工藝技術，尤其是涉及一種半導體裝置的淺溝槽隔離結構與其制造方法。

背景技術

集成電路制作工藝技術不斷演進的動力在于金屬氧化物半導體場效晶體管(metal-oxide-semiconductorfield-effecttransistor,MOSFET)尺寸不斷地縮小化，以滿足提升元件切換速度、降低元件消耗功率以及提高電路的元件積成密度等要求。尤其在元件隔離上面，淺溝槽隔離(shallowtrenchisolation,STI)技術比起傳統的硅局部氧化(localoxidationofsilicon,LOCOS)技術擁有多項效能上的優點，例如減少占用硅晶片表面的面積以獲得更高的元件積成度、較佳的表面平坦度、以及較少通道寬度侵蝕等。

然而，淺溝槽隔離技術還面臨許多制作工藝上的挑戰，例如，在化學機械研磨(chemical-mechanicalpolishing,CMP)的平坦化制作工藝時，由于研磨圖案密度的不同，造成圖案密度低區域會有過度拋光所造成溝槽內的淺碟化(dishing)效應，往往容易導致周圍的金屬連線倒塌或斷裂的情形。

為了改善淺溝槽隔離技術所造成的淺碟化效應，如美國專利US6,372,605提供了一種方法，通過事先蝕刻圖案密度低的表面上較大面積的氧化硅部分，來縮短化學機械研磨所需的時間，以避免淺溝槽隔離結構上發生淺碟化效應。

在本發明中，則提供另一種半導體裝置的淺溝槽隔離結構與其制造方法，通過沉積一高介電常數材料層于較大尺寸的溝槽中，以提升半導體裝置的表面平整度。

發明內容

本發明的一目的在于提供一種半導體裝置的淺溝槽隔離結構與其制造方法，通過沉積一高介電常數材料層于較大尺寸的溝槽中，以提升半導體裝置的表面平整度。

本發明的另一目的在于提供一種半導體裝置的淺溝槽隔離結構與其制造方法，通過沉積一高介電常數材料層于較大尺寸的溝槽中，以降低半導體裝置的噪聲。

本發明的又一目的在于提供一種半導體裝置的淺溝槽隔離結構與其制造方法，通過沉積一高介電常數材料層于較大尺寸的溝槽中，以提升半導體裝置的高頻性能。

為達成上述目的，在一具體實施例中，本發明提供一種制造半導體裝置的淺溝槽隔離結構的方法，包括以下步驟：提供一基板，其上方依序形成一襯墊氧化層以及一第一圖案化光致抗蝕劑層；對應該第一圖案化光致抗蝕劑層，在該基板中形成一第一溝槽；在移除該第一圖案化光致抗蝕劑層后，沉積一第一介電層于該第一溝槽中以及該基板上；提供一第二圖案化光致抗蝕劑層，以對應該第二圖案化光致抗蝕劑層，在該第一介電層中形成一開口以及于該基板中形成一第二溝槽；在移除該第二圖案化光致抗蝕劑層后，沉積一第二介電層，覆蓋于該基板中的該第一溝槽中、該第二溝槽中以及該基板上的第一介電層；以化學機械研磨除去該第二介電層，直到露出該第一介電層為止；以及選擇性移除該基板上的該第一介電層；其中該第一溝槽的面積大于該第二溝槽的面積，而且該第一介電層的介電常數高于該第二介電層。

為達成上述目的，在另一具體實施例中，本發明還提供一種制造半導體裝置的淺溝槽隔離結構的方法，包括以下步驟：提供一基板，其上方依序形成一襯墊氧化層以及一第一圖案化光致抗蝕劑層；對應該第一圖案化光致抗蝕劑層，在該基板中形成一第一溝槽以及一第二溝槽；在移除該第一圖案化光致抗蝕劑層后，沉積一第一介電層于該第一溝槽中、該第二溝槽中以及該基板上；沉積一第二介電層，覆蓋于該基板中的該第一溝槽中、該第二溝槽中以及該基板上的第一介電層；以化學機械研磨除去該第二介電層，直到露出該第一介電層為止；以及選擇性移除該基板上的該第一介電層；其中該第一溝槽的面積大于該第二溝槽的面積，而且該第一介電層的介電常數高于該第二介電層。

為達成上述目的，在另一具體實施例中，本發明還提供一種半導體裝置的淺溝槽隔離結構，包括：一半導體基板，其具有一第一溝槽隔離結構與一第二溝槽隔離結構；其中該第一溝槽隔離結構包括一第一介電層與一第二介電層，且該第二溝槽隔離結構至少包括一第二介電層；其中該第一溝槽隔離結構的面積大于該第二溝槽隔離結構的面積，而且該第一介電層的介電常數高于該第二介電層的介電常數。

附圖說明

為讓本發明的上述和其他目的、特征和優點能更明顯易懂，下文特舉優選實施例，并配合所附的附圖，作詳細說明如下。其中：

圖1A至圖1G為本發明一具體實施例的一種制造半導體裝置的淺溝槽隔離結構的方法的流程示意圖；以及