[發明專利]一種嵌入式PROM測試系統及實現方法

有效

• 申請號: 201410353069.2
• 申請日: 2014-07-23
• 公開（公告）號: CN104200846B
• 公開（公告）日: 2017-05-10
• 發明（設計）人: 張京晶;萬旻;翟國芳;馬飛;包斌
• 申請（專利權）人: 北京空間機電研究所
• 主分類號: G11C29/56
• 分類號: G11C29/56
• 代理公司: 中國航天科技專利中心11009
• 代理人: 安麗

技術領域

本發明屬于航天遙感器技術領域，涉及應用于航天相機電子學中地面部分的一種嵌入式PROM測試系統及實現方法。

背景技術

隨著航天技術的進步以及航天應用的進一步展開，航天實時傳輸型遙感相機電子學的任務日益復雜。在相機電子學中，因為需要存儲大量數據，PROM器件得到了廣泛使用。但是，目前對PROM等基礎器件與FPGA接口硬件的測試仍依賴于用VHDL/Verilog等硬件語言編寫時序測試接口，這種開發方法較復雜，而且開發周期長，驗證效率低。而且，在航天領域，對工程的高效性和易用性，器件的穩定性和可靠性都做了更高的要求。隨著驗證在整個系統開發中占用的人力資源與時間資源越來越大，其效率和可重用性卻非常低，因此，發展高效的硬件驗證技術已經成為提高搭建硬件平臺效率的關鍵之一。同時，面對日趨激烈的航天競爭，更需要大力發展可靠、易用、高效的測試技術。由于嵌入式開發技術使系統集成度更高，功能更強，具有更高的可靠性以及更低的系統功耗，因此，嵌入式系統設計是航天控制電子系統發展的一個重要方向。

發明內容

本發明的目的是要解決背景技術中用FPGA進行PROM的接口測試時可靠性差、開發周期長、可重用性差等問題，為了解決上述問題，本發明通過自定義接口完成了對PROM數據的讀取，通過軟核代碼、硬核代碼分開設計的方式簡化了驗證模塊編寫中的底層設計細節問題，從而以嵌入式方式實現了PROM的測試接口，得到一種高可靠性、高性能的接口測試方法。

本發明的上述目的是通過如下技術方案予以實現的：

一種嵌入式PROM測試系統，包括上位機、測試FPGA、自定義接口模塊以及存儲單元，其中：上位機內包括軟核開發模塊、硬核開發模塊、代碼合并模塊和上位機控制模塊；測試FPGA包括自定義接口模塊、資源調用模塊、時鐘生成模塊、信號接口模塊和測試模塊；其中：

軟核開發模塊：編寫測試程序，生成被測PROM的測試數據，生成軟核代碼；

硬核開發模塊：按照測試FPGA內的信號接口模塊、測試模塊、自定義接口模塊、資源調用模塊和時鐘生成模塊的功能生成硬核代碼；

代碼合并模塊：用于將軟核開發模塊生成的軟核代碼和硬核開發模塊生成的硬核代碼總合為一個可下載、調試的代碼文件，這個代碼文件通過USB接口傳給測試FPGA內的信號接口模塊。這個代碼文件能夠被其它系統工程調用，提高了測試方法的通用性；

上位機控制模塊：通過RS232接口向測試FPGA發送配置和調試指令，接收配置和測試結果并顯示；

自定義接口模塊：接收資源調用模塊傳來的PROM的初始配置數據和測試數據，按照PROM接口時序要求控制接口時序，向PROM發送配置數據和測試數據；測試完成后，將返回的測試數據傳給測試模塊中的測試結果處理模塊；

自定義接口模塊包括5個通用IO設備接口(GPIO)，分別對應PROM的控制信號CE(片選使能)、OE(輸出使能)、RESET(復位信號)、BUSY(狀態指示)、DATA(數據信號)和CF(脈沖配置)。通過自定義接口模塊進行時序控制，包括：使能接口信號、設置接口初始及末尾電平、通過設置參數控制各接口信號時序；

自定義接口模塊按照PROM接口時序要求控制接口時序的過程為：控制OE信號保持低電平至少200ns，保證CE下降沿據第一個CLK信號上升沿的保持時間至少30ns，CE的高電平時間至少250ns，OE的低電平時間至少250ns；OE上升沿據第一個數據到來不能超過25ns，CE下降沿據第一個數據到來不能超過25ns，CF低電平保持時間至少300ns，CF上升沿據第一個數據到來不能超過25ns。

自定義接口模塊向PROM發送配置和測試數據的具體過程為：自定義接口模塊控制地址寄存器在CF信號的上升沿復位，當被測PROM的BUSY引腳使能時，PROM進入配置狀態，從配置存儲器的首地址讀出配置數據并寫入PROM，之后依次將配置存儲器的地址加一，重復進行寫入操作，直至將配置存儲器中的全部配置數據發送完畢；當BUSY引腳為高時，表示該地址配置數據已被寫入被測FPGA，地址寄存器停止增加，當前輸入數據保存在DATA引腳上；BUSY置低后的第一個時鐘上升沿，從DATA引腳輸入數據；依次進行，直至數據傳輸完畢。

資源調用模塊：通過數據總線調用存儲單元內的數據，并將數據傳給自定義接口模塊；