[發明專利]電感結構的制作方法以及電感結構

有效

• 申請號: 201410352936.0
• 申請日: 2014-07-23
• 公開（公告）號: CN104091781B
• 公開（公告）日: 2017-01-25
• 發明（設計）人: 黎坡
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/522
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 高靜,駱蘇華

技術領域

本發明涉及半導體領域，具體涉及一種電感結構的制作方法以及電感結構。

背景技術

在現有的集成電路(例如CMOS射頻集成電路)中，電感是一種重要的電學器件，其性能參數直接影響了集成電路的性能。現有技術中，集成電路中的電感大多采用平面電感，例如平面螺旋電感。所述平面電感為平面電感線圈結構，平面電感線圈是金屬導線在襯底或介質層表面繞制而成，相對于傳統的繞線電感，平面電感具有成本低、易于集成、噪聲小和功耗低的優點，更重要的是能與現今的集成電路工藝兼容。

現有技術中，在標準CMOS工藝中，所述平面電感的面積較小，并且形成在半導體襯底或者介質層中，所述半導體襯底和介質層的磁導率較低，使得所述平面電感的感值較低。

現有技術通過增加所述平面電感的電感線圈數量來增加平面電感的感值，或者，通過在電感線圈的內部設置磁性材料增加電感的感值，但是磁性材料中可能產生渦流，降低了電感的Q值，電感的Q值也叫電感的品質因素，是指電感在某一頻率的交流電壓下工作時，所呈現的感抗與其等效損耗電阻之比。電感的Q值越高，其損耗越小，效率越高。所以所述平面電感的性能有待進一步的提高。

發明內容

本發明解決的問題提供一種電感結構的制作方法以及電感結構，能夠增加電感線圈的感值，并提高電感線圈的Q值，提高電感線圈的性能。

為解決上述問題，本發明提供一種電感結構的制作方法，包括：

提供襯底；

在所述襯底上形成介質層和位于所述介質層中的電感線圈，所述介質層覆蓋所述電感線圈；

對所述介質層表面進行平坦化處理；

在位于所述電感線圈內部區域的介質層中形成第一凹槽；

在所述第一凹槽內以及所述介質層上形成磁性材料層；

去除位于所述介質層上的磁性材料層，位于所述第一凹槽內的磁性材料層形成磁性層。

可選的，所述平坦化處理為化學機械研磨，在所述襯底上形成介質層的步驟中，使介質層表面與電感線圈表面的最小高度差在0.2微米到3微米的范圍內

可選的，在對所述介質層表面進行平坦化處理的步驟之后，在位于所述電感線圈內部區域的介質層中形成第一凹槽之前，所述電感結構的制作方法還包括：在所述介質層上形成鈍化層，所述鈍化層的厚度在500埃到5000埃的范圍內。

可選的，形成所述第一凹槽的方法包括：在介質層上形成具有第一開口的第一圖形化掩膜層，所述第一開口暴露出位于所述電感線圈內部區域的介質層上表面；

以所述第一圖形化掩膜層為掩膜刻蝕所述介質層，在位于所述電感線圈內部區域的介質層內形成第一凹槽。

可選的，在所述襯底上形成位于所述介質層中的電感線圈的步驟中，所述制作方法還包括：形成位于所述介質層中的互連結構，所述互連結構包括焊盤，所述焊盤和電感線圈均為頂層金屬材料。

可選的，形成所述第一凹槽的方法包括：在所述介質層上形成具有第一開口和第二開口的第二圖形化掩膜層，所述第一開口暴露出位于所述電感線圈內部區域的介質層上表面，所述第二開口暴露出焊盤上方的介質層上表面；以所述第二圖形化掩膜層為掩膜，以所述焊盤表面作為停止層，刻蝕所述介質層形成露出焊盤表面的第二凹槽，在位于所述電感線圈內部區域的介質層內形成第一凹槽，之后去除所述第二圖形化掩膜層；

或者，

形成所述第一凹槽的方法包括：在所述介質層上形成具有第二開口的第三圖形化掩膜層，所述第二開口暴露出焊盤上方的介質層上表面；以所述第三圖形化掩膜層為掩膜，刻蝕所述介質層形成露出所述焊盤表面的第二凹槽，之后去除所述第三圖形化掩膜層；在所述介質層表面形成具有第一開口的第四圖形化掩膜層，所述第一開口暴露出位于所述電感線圈內部區域的介質層上表面；以所述第四圖形化掩膜層為掩膜刻蝕所述介質層，在所述第一區域內形成第一凹槽，然后去除所述第四圖形化掩膜層。

可選的，去除位于所述介質層上的部分磁性材料層的方法包括：

對所述磁性材料層進行各向異性刻蝕，去除位于所述介質層的表面、第二凹槽內的部分磁性材料層，在所述第一凹槽內形成磁性層。

可選的，所述磁性層的材料為鐵、鈷、鎳中的一種或幾種金屬材料，或者，所述磁性層的材料為鐵、鈷、鎳中的兩種或三種金屬的合金，或者，所述磁性層的材料為錳鋅合金。

可選的，所述磁性材料層的材料為NiFe合金，所述NiFe合金中Ni的含量范圍為50％～95％。

本發明還提供一種電感結構，包括：

襯底；