[發明專利]編程多個存儲單元及存儲器的方法及該存儲器

有效

• 申請號: 201410351459.6
• 申請日: 2014-07-23
• 公開（公告）號: CN104916323B
• 公開（公告）日: 2019-03-15
• 發明（設計）人: 林明昭;陳漢松
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: G11C16/10
• 分類號: G11C16/10;G11C16/34
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

本發明公開了一種編程多個存儲單元及存儲器的方法及該存儲器。此方法包括選擇當前存儲單元，并在第一編程驗證電平執行預編程驗證操作；此方法包括針對當前存儲單元執行編程及編程驗證操作，包括施加一串行編程脈沖，并執行編程驗證步驟；此串行編程脈沖包括具有起始大小的起始脈沖，編程驗證操作使用第二編程驗證電平，其可以高于第一編程驗證電平；此方法亦包括在當前存儲單元在第二編程驗證電平通過驗證的情況下，決定下一存儲單元的起始大小，以作為編程脈沖的大小的函數。

技術領域

本發明關于存儲器裝置，尤其是一種編程多個存儲單元及存儲器的方法及該存儲器。

背景技術

閃存是非易失性存儲器技術的一個類別。一種類型的閃存采用浮柵存儲單元(floating gate memory cells)。另一類型的閃存存儲單元可被稱為電荷擷取存儲單元(charge trapping memory cell)，其使用介電電荷擷取層以取代浮柵。

此些類型的快閃存儲單元由場效晶體管(field effect transistor，FET)結構所組成。FET結構具有由通道所分隔的源極和漏極，以及與此通道分隔的柵極。柵極是由一具有隧穿介電層、電荷儲存層(浮柵或介電層)以及阻隔介電層的電荷儲存層而與通道分隔。依據稱之為SONOS裝置的早期電荷擷取存儲器設計，源極、漏極以及通道是形成于硅基板(S)中，隧穿介電層由氧化硅(O)所形成，電荷儲存層由氮化硅(N)所形成，阻隔介電層由氧化硅(O)所形成，而柵極包含多晶硅(S)。通過引發足夠大的源極-漏極電流(例如，通過施加電壓至柵極)，以移動高能電子穿過隧穿介電層而被捕捉(trapped)并儲存于電荷儲存層當中。

通過控制被捕捉在電荷儲存結構之中的電荷量，數據被存入閃存裝置的存儲單元當中。所儲存的電荷量設定了閃存裝置中存儲單元的閾電壓，藉此讓數據可被讀取。通過施加電壓脈沖至快閃存儲單元以產生欲儲存至快閃存儲單元的電荷儲存結構的電荷，數據可被編程至快閃記憶當中。一種用以編程快閃存儲單元的方法被描述于Suh等人所發表的「A3.3V32Mb NAND Flash Memory with Incremental Step Pulse Programming Scheme」，其收錄于1995年IEEE國際固態電路研討會文章第128至130頁。依據Suh所述，為將一目標存儲單元編程至一表現特定數據值的閥值范圍，需執行一串的編程/驗證步驟。其中，此串步驟中的每一編程脈沖是使存儲單元的閾電壓產生漸增(incremental)的變化，且每一編程脈沖所增加的大小是相關于先前的脈沖。在ISPP中的每一脈沖之間，編程驗證電位被施加至存儲單元的字線并感測數據，以決定存儲單元閾電壓是否超出編程驗證電平。編程驗證電平被設定在合適于目標數據值的范圍的低電平端。通過在閥值中引起增量的變化，可達成高過編程驗證電平的較緊密的閥值分布。

ISPP及其它漸增的脈沖編程方案可被應用于頁編程操作，當中，一頁里的存儲單元是平行地被編程。由于頁中的存儲單元對編程脈沖可能會有不同的響應，并可能具有不同的起始閾電壓，故部分的存儲單元在少數脈沖內即達到目標閾電平，而部份存儲單元則需要較多的脈沖。針對頁編程，其過程會持續到頁中的所有存儲單元皆達到其目標，故在編程過程中，系統是被設計來執行相對多數的步驟。因此，漸增的脈沖編程會花費相對長的時間。在對一列(row)中大量的頁進行編程的操作中，像是在用以儲存大量數據組或計算機程序的一次性編程存儲器裝置(one-time program memory device)中，對頁進行編程的時間將多上好幾倍。

因此，針對具頁模式編程的閃存，有需要提供一種減少編程時間的方法。

發明內容