[發明專利]半導體器件制造方法

在審

• 申請號: 201410351208.8
• 申請日: 2014-07-23
• 公開（公告）號: CN105448812A
• 公開（公告）日: 2016-03-30
• 發明（設計）人: 項金娟;趙超
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/285
• 代理公司: 北京藍智輝煌知識產權代理事務所(普通合伙) 11345
• 代理人: 陳紅

技術領域

本發明涉及一種半導體器件制造方法，特別是涉及一種具有共形臺階覆蓋率的功函數層沉積方法。

背景技術

隨著CMOS器件特征尺寸縮小到22納米技術節點及以下，高k柵介質/金屬柵(HK/MG)MOS器件的金屬柵疊層結構的材料選擇、制備以及等效功函數調節都是技術難點。

通常的后柵(gate-last)工藝中，如圖1A所示，首先在襯底1中形成基本結構：在襯底上沉積并刻蝕形成假柵極堆疊(未示出)，以假柵極堆疊為掩模輕摻雜注入襯底1形成LDD結構的源漏延伸區1L；在假柵極堆疊兩側襯底1上形成柵極側墻2(可以包括未示出的多重側墻，氮化硅的第一側墻層、氧化硅層或空氣隙的第二側墻層，以及氮化硅或類金剛石無定形碳的第三側墻層)；以柵極側墻2為掩模重摻雜注入形成源漏區1H，優選地在源漏區1H上形成硅化物1S；在源漏區1H表面上形成氮化硅的接觸刻蝕停止層(CESL)3；在襯底1上旋涂層間介質層(ILD)4；隨后刻蝕去除假柵極堆疊，在ILD4中留下柵極溝槽4G。

隨后如圖1B所示，依次沉積填充氧化硅材質的界面層5、高介電常數絕緣材料(HK)的柵極介質層6、金屬/金屬氮化物材質的蓋層或功函數(WF)層7、以及柵極填充層8，構成最終的柵極。對于NMOS和PMOS而言，功函數層7的材質通常是不同的，以便通過不同金屬配比實現所需的功函數。具體地，對于PMOS而言，金屬堆疊的有效功函數應該在5.12～4.92eV左右，而對于NMOS而言，金屬堆疊的有效功函數應該4.05～4.25eV左右。從材料選擇的方面看，有一系列金屬可以既滿足PMOS有效功函數需求而同時又滿足NMOS需求。但是當器件尺寸縮減至22nm技術節點乃至以下時，采用傳統的PVD技術在窄線寬溝槽或開孔中沉積共形的良好臺階覆蓋率的薄膜變得越來越困難。

此外，在如圖1C的多層金屬互連工藝中，在多層ILD層3(例如包括第一ILD3A、第二ILD3B)中刻蝕形成連接襯底1中下層焊墊或源漏接觸2的孔3H(可以具有上寬下窄的T型結構)，在孔3H中沉積Ti、Ta、TiN、TaN、TiAl等金屬阻擋層或種晶層4，在此之上再沉積Cu、W、Al等金屬填充層5形成連線或接觸塞。其中，阻擋層也可以采用TiAl材質。然而，隨著器件尺寸減小，金屬阻擋層或種晶層4的尺寸也一并減小，低至22nm技術節點以下。

由于PVD(蒸發、濺射等)能夠適用于各種金屬沉積，因此被廣泛使用。然而，當面對具有小尺寸的溝槽或接觸孔時，PVD存在懸掛現象，也即溝槽或孔頂部先于底部閉合，導致在金屬柵極或多層互連中存在空氣隙，導致嚴重的可靠性問題。而包括MOCVD、HDPCVD等工藝的CVD方法也無法得到完全100％的臺階覆蓋率，同樣會在溝槽或孔中部形成孔洞。

例如TaAl、TiAl等含難熔金屬的鋁合金是用于NMOS器件的良好低功函數金屬，其通常采用(磁控)濺射或電子束蒸發等PVD工藝方法來沉積，CVD工藝難以制備該合金。但是由于PVD方法帶來的懸掛問題，難以適用于22nm技術節點及其以下的小尺寸器件。

另一方面，雖然原子層沉積(ALD)工藝具有良好的臺階覆蓋率，由此可以減少孔洞的形成、提高填充率。但是，ALD純金屬沉積具有難度，因為受到前驅物的限制。氫等離子處理通常用于得到純凈金屬，但是這會同時刻蝕損傷襯底等下層結構，增大了柵極泄漏或者互連損耗。

發明內容

由上所述，本發明的目的在于克服上述技術困難，提出一種創新性半導體器件制造方法。

為此，本發明提供了一種半導體器件制造方法，包括：在下層結構上形成介質層；在介質層中形成暴露下層結構一部分的溝槽和/或孔；在溝槽和/或孔中生長界面層；在界面層上沉積絕緣介質層；在絕緣介質層上沉積柵電極層；采用原子層沉積法，在柵電極層上形成含難熔金屬的鋁合金層，其中前驅物至少包括作為第一還原劑的含鋁的第一前驅物、以及含難熔金屬的第二前驅物；在含難熔金屬的鋁合金層上形成金屬材質的上層結構。

其中，所述界面層材質為SiO₂，并且其厚度為0.3nm～1nm。

其中，所述絕緣介質層包含一層或多層絕緣介質。

其中，所述柵電極層包含一層柵電極結構或多層柵電極結構。