[發明專利]溝槽式肖特基半導體器件

有效

• 申請號: 201410349022.9
• 申請日: 2014-07-22
• 公開（公告）號: CN104078517B
• 公開（公告）日: 2017-05-10
• 發明（設計）人: 徐吉程;毛振東;薛璐
• 申請（專利權）人: 蘇州硅能半導體科技股份有限公司
• 主分類號: H01L29/872
• 分類號: H01L29/872;H01L29/06
• 代理公司: 蘇州創元專利商標事務所有限公司32103
• 代理人: 馬明渡,王健

1.一種溝槽式肖特基半導體器件，在俯視平面上，該器件的有源區由若干個肖特基勢壘二極管單胞（1）并聯構成，此肖特基勢壘二極管單胞（1）的縱向截面上，每個肖特基勢壘二極管單胞（1）包括位于硅片背面下金屬層（2），位于所述下金屬層（2）上方重摻雜第一導電類型的襯底層（3），此襯底層（3）與下金屬層（2）之間形成歐姆接觸，位于所述襯底層（3）上方設有輕摻雜第一導電類型的外延層（4），位于所述外延層（4）上方設有上金屬層（5），一溝槽（6）從所述外延層（4）上表面并延伸至外延層（4）中部，相鄰溝槽（6）之間外延層（4）區域形成第一導電類型的單晶硅凸臺（7），此單晶硅凸臺（7）頂面與上金屬層（5）之間形成肖特基勢壘接觸面（15）；其特征在于：一柵溝槽（8）位于所述溝槽（6）內，一導電多晶硅體（9）嵌入所述柵溝槽（8）內，位于導電多晶硅體（9）中下部的多晶硅中下部（91）位于柵溝槽（8）內且與外延層（4）之間設有第一二氧化硅氧化層（101），位于導電多晶硅體（9）上部的多晶硅上部（92）位于上金屬層（5）內，且多晶硅上部（92）四周與上金屬層（5）之間設有第二二氧化硅氧化層（102），所述多晶硅上部（92）上表面與上金屬層（5）之間形成歐姆接觸面（14）；

位于所述單晶硅凸臺（7）內并在溝槽（6）四周側表面具有第二導電類型摻雜區（11），此第二導電類型摻雜區（11）頂部與外延層（4）上表面之間具有重摻雜第二導電類型摻雜區（12），所述第二導電類型摻雜區（11）和重摻雜第二導電類型摻雜區（12）均與外延層（4）形成pn結界面；

位于相鄰肖特基勢壘二極管單胞（1）各自的第二導電類型摻雜區（11）之間且具有第一導電類型的外延分層（13），此外延分層（13）深度小于所述第二導電類型摻雜區（11）深度，此外延分層（13）位于外延層（4）上部且外延分層（13）的摻雜濃度大于外延層（4）的摻雜濃度。