[發明專利]低功耗溝槽式肖特基整流器件

在審

• 申請號: 201410349021.4
• 申請日: 2014-07-22
• 公開（公告）號: CN104091836A
• 公開（公告）日: 2014-10-08
• 發明（設計）人: 徐吉程;毛振東;薛璐
• 申請（專利權）人: 蘇州硅能半導體科技股份有限公司
• 主分類號: H01L29/872
• 分類號: H01L29/872;H01L29/06;H01L21/329
• 代理公司: 蘇州創元專利商標事務所有限公司 32103
• 代理人: 馬明渡;王健

技術領域??????????????????????????????

本發明涉及整流器件，特別涉及一種低功耗溝槽式肖特基整流器件。

背景技術

整流器件作為交流到直流的轉換器件，要求單向導通特性，即正向導通時開啟電壓低，導通電阻小，而反向時阻斷電壓高，反向漏電小。

肖特基勢壘二極管作為整流器件已經在電源應用領域使用了數十年。相對于PN結二極管而言，肖特基勢壘二極管具有正向開啟電壓低和開關速度快的優點，這使其非常適合應用于開關電源以及高頻場合。肖特基勢壘二極管的反向恢復時間非常短，該時間主要由器件的寄生電容決定，而不像PN結二極管那樣由少子復合時間決定。因此，肖特基勢壘二極管整流器件可以有效的降低開關功率損耗。

肖特基勢壘二極管是利用金屬與半導體接觸形成的金屬－半導體結原理制作的。傳統的平面型肖特基勢壘二極管器件通常由位于下方的高摻雜濃度的N?+襯底和位于上方的低摻雜濃度的N－外延生長層構成，高摻雜濃度的N?+襯底底面沉積下金屬層形成歐姆接觸，構成肖特基勢壘二極管的陰極；低摻雜濃度的N－外延生長層頂面沉積上金屬層形成肖特基勢壘接觸，構成肖特基勢壘二極管的陽極。金屬與N型單晶硅的功函數差形成勢壘，該勢壘的高低決定了肖特基勢壘二極管的特性，較低的勢壘可以減小正向導通開啟電壓，但是會使反向漏電增大，反向阻斷電壓降低；反之，較高的勢壘會增大正向導通開啟電壓，同時使反向漏電減小，反向阻斷能力增強。然而，與pn結二極管相比，傳統的平面型肖特基勢壘二極管總體來說反向漏電大，反向阻斷電壓低。

溝槽式肖特基勢壘二極管的顯著特點是在N-外延層中存在類似溝槽式MOS器件的柵結構，即垂直于硅片表面、延伸入N-外延層中的溝槽，覆蓋在溝槽表面的柵氧化層，以及填充其中的導電材料構成的柵。器件結構如圖1所示，制作器件的硅片由高摻雜的N+襯底1和較低摻雜的N-外延層2?構成，一系列溝槽3制備于N－外延層2中，溝槽3之間為N型單晶硅凸臺結構4，溝槽3側壁生長有二氧化硅層5，上金屬層6覆蓋在整個結構的上表面，并與單晶硅凸臺結構4的頂面接觸形成肖特基接觸面，構成肖特基二極管整流器件的陽極。在N+襯底1底面沉積有下金屬層8構成肖特基二極管整流器件的陰極。器件結構和電場強度分布曲線如圖2所示，針對不同的溝槽深度，器件反向偏置時候的電場強度分布曲線被計算出來。電場強度曲線所包圍的面積對應器件的反向電壓阻斷能力。由于溝槽柵結構的存在，器件反向偏置時電場分布發生變化，在柵溝槽底部達到最強，到達肖特基勢壘界面的電場強度降低，從而增強了該器件的電壓反向阻斷能力，減小了反向漏電流。除了柵溝槽深度，柵氧化層厚度和凸臺結構區域摻雜濃度都可以調制器件反向偏置時候的電場分布。

然而，這種結構設計所暴露出的主要問題是器件反向電壓阻斷能力提升有限。如圖2中電場強度曲線所示，隨溝槽深度變化，電場強度峰值位置隨之變化，但是電場強度曲線所包圍面積變化不顯著，即器件反向電壓阻斷能力無顯著改變。另外，溝槽內填充的金屬與上金屬層相同，當溝槽寬度較窄時，由于上金屬層材料的縫隙填充能力不好，有可能留下空洞，影響器件的可靠性。為此，如何解決上述問題成為本領域普通技術人員努力的方向。

發明內容

本發明目的是提供一種低功耗溝槽式肖特基整流器件，該肖特基整流器件改善了器件的可靠性，電勢線密度將在溝槽的頂部降低，進一步降低了器件的漏電，且增強器件反向電壓阻斷能力，并為器件性能調整提供更多靈活性。

為達到上述目的，本發明采用的技術方案是：?一種低功耗溝槽式肖特基整流器件，在俯視平面上，該器件的有源區由若干個肖特基勢壘二極管單胞并聯構成，此肖特基勢壘二極管單胞的縱向截面上，每個肖特基勢壘二極管單胞包括位于硅片背面下金屬層，位于所述下金屬層上方重摻雜第一導電類型的襯底層，此襯底層與下金屬層之間形成歐姆接觸，位于所述襯底層上方設有輕摻雜第一導電類型的外延層，位于所述外延層上方設有上金屬層，一溝槽從所述外延層上表面并延伸至外延層中部，此外延層頂面與上金屬層之間形成肖特基勢壘接觸面；其特征在于：一柵溝槽位于所述溝槽內，一導電多晶硅體嵌入所述柵溝槽內，位于導電多晶硅體中下部的多晶硅中下部位于柵溝槽內且與外延層之間設有第一二氧化硅氧化層，位于導電多晶硅體上部的多晶硅上部位于上金屬層內，且多晶硅上部四周與上金屬層之間設有第二二氧化硅氧化層，所述多晶硅上部上表面與上金屬層之間形成歐姆接觸面；