[發明專利]基于FPGA的SOQPSK?TG信號極化分集接收裝置及其方法

有效

• 申請號: 201410348436.X
• 申請日: 2014-07-21
• 公開（公告）號: CN104079518B
• 公開（公告）日: 2017-04-19
• 發明（設計）人: 閆賀;王旭東;樊濤;陳雨
• 申請（專利權）人: 南京航空航天大學
• 主分類號: H04L27/20
• 分類號: H04L27/20;H04L27/227;H04L7/033;H04L1/02;H04B7/185
• 代理公司: 南京經緯專利商標代理有限公司32200
• 代理人: 樓高潮,劉謙

1.一種基于FPGA的SOQPSK-TG信號極化分集接收裝置，其特征在于，包括SOQPSK-TG信號調制模塊和極化分集接收模塊，

其中：極化分集接收模塊進一步包括依次連接的如下功能結構：

用作自動增益控制環路的模塊一，用于進行：對模數轉換器ADC轉換后的兩路數字信號在FPGA內部進行自動增益控制，利用FPGA內部的專用乘法器實現信號增益；

用作差模環的模塊二，用于進行：對兩路增益后的信號在FPGA內進行同頻同相鎖定，利用FPGA硬件中的IP核產生兩個本地振蕩器，由差模環的鑒相器計算出兩路信號存在的頻差、相差，同時控制兩個振蕩器的相位將兩路信號推至同頻同相；

用作最大比合并的模塊三，用于進行：對同頻同相后的兩路信號在FPGA內進行加權合并，加權系數由自動增益控制模塊的增益系數提供，利用FPGA內部的加法器、乘法器、除法器實現加權合并；；

用作共模環的模塊四，用于進行：對合并后的信號在FPGA內進行載波恢復，利用IP核產生本地振蕩器，由同相正交環的鑒相器計算出本振與信號載波的頻率和相位誤差，以該誤差控制本振相位實現載波跟蹤；

用作定時同步環的模塊五，用于進行：對載波恢復后的基帶信號在FPGA內進行位定時時鐘恢復，利用FPGA內部的D觸發器構成FIFO，以保存碼元過渡時刻和采樣點時刻的值，計算出定位誤差，實現定位時鐘補償；

所述調制模塊用于進行：

在FPGA內部生成二進制序列，將序列映射為非歸零碼序列后進行預編碼，該碼元脈沖經過脈沖成形濾波后積分得到相位調制信息，利用正余弦查找表取得基帶同相和正交分量，最后通過正交調制可以獲得SOQPSK-TG信號。

2.一種SOQPSK-TG信號的極化分集接收方法，其特征在于，包括如下步驟：

采用兩路模數轉換器ADC分別將接收的左旋極化和右旋極化信號轉換為兩路數字信號；

利用自動增益控制環路算法使兩路數字信號幅度恒定或處于閾值區間，以實現電平歸一化；

通過差模環算法跟蹤增益后的兩路數字信號的頻差和相差，以完成兩路數字信號的同頻同相鎖定；

對同頻同相鎖定后的數字信號采用最大比合并算法，以取得平均信噪比增益；

對取得平均信噪比增益后的數字信號跟蹤多普勒頻移，以進行載波恢復；

對載波恢復后的數字信號進行位定時時鐘恢復，跟蹤接收機和發射機之間存在的時鐘相移和頻移。

3.根據權利要求2所述的SOQPSK-TG信號極化分集接收方法，其特征在于，所述跟蹤多普勒頻移進行載波恢復采用如下方法：利用同相正交環算法的共模環。

4.根據權利要求2所述的SOQPSK-TG信號極化分集接收方法，其特征在于，所述位定時時鐘恢復采用如下方法：定時同步環路。