[發明專利]用以在微處理器內組合來自多個寄存器單元的對應半字單元的方法及系統

有效

• 申請號: 201410348018.0
• 申請日: 2007-05-07
• 公開（公告）號: CN104133748B
• 公開（公告）日: 2018-10-19
• 發明（設計）人: 曾貿;盧奇安·科德雷斯庫
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G06F11/22
• 分類號: G06F11/22
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 齊楊

本申請涉及用以在微處理器內組合來自多個寄存器單元的對應半字單元的方法及系統。在處理單元接收用以組合來自寄存器堆結構的預定全異源寄存器單元的指令。執行指令以組合來自源寄存器單元的對應半字單元且將半字單元輸入到所得目的地寄存器單元的相應部分。在執行指令期間，識別預定源寄存器單元且從經識別的寄存器單元檢索對應最高有效半字單元及相關聯的數據。組合檢索的半字單元并將其輸入到所得目的地寄存器單元的相應最高有效部分。類似地，從經識別的寄存器單元檢索對應最低有效半字單元及相關聯的數據。組合檢索的半字單元并將其輸入到所得目的地寄存器單元的相應最低有效部分。將所得目的地寄存器單元存儲到寄存器堆結構以供進一步處理。

分案申請的相關信息

本案是分案申請。該分案的母案是申請日為2007年5月7日、申請號為200780016524.8、發明名稱為“用以在微處理器內組合來自多個寄存器單元的對應半字單元的方法及系統”的發明專利申請案。

技術領域

本發明通常涉及微處理器，且更具體來說，涉及一種在執行單個指令期間在微處理器內組合來自多個寄存器單元的對應半字單元的方法及系統。

背景技術

通常，計算機系統包括一個或一個以上微處理器裝置，每一微處理器裝置經配置以對存儲于計算機系統的存儲器內的值執行運算且管理計算機系統的整體操作。這些計算機系統還可包括各種多媒體裝置，例如，聲卡及/或視頻卡，每一多媒體裝置進一步包括一個或一個以上處理器，例如，在每一相應多媒體裝置內執行復雜數學計算的數字信號處理器(DSP)。

數字信號處理器(DSP)通常包括：硬件執行單元，具體來說其經配置以執行所述數學計算，例如，一個或一個以上算術邏輯單元(ALU)、一個或一個以上乘法及累加單元(MAC)；及其它功能單元，其經配置以在所述DSP內執行由指令集規定的運算。所述運算可包括(例如)算術運算、邏輯運算及其它數據處理運算，其每一者由相關聯的指令集界定。

通常，所述DSP內的執行單元從耦合到存儲器及執行單元的寄存器堆讀取數據及操作數、執行指令運算且將結果存儲到寄存器堆中。寄存器堆包括多個寄存器單元，每一寄存器單元可作為單個寄存器或作為排列成對的兩個相鄰寄存器單元來存取。然而，某些特定運算(例如，數據的加法運算或減法運算)需要對來自寄存器堆內的全異寄存器單元的數據進行適當排列以用于執行指令。因此，需要一種在執行單個指令期間在DSP內組合來自多個不相鄰或全異寄存器單元的對應半字單元以便能夠對存儲于所述寄存器單元內的數據進行適當排列的方法及系統。

發明內容

描述一種在執行單個指令期間在微處理器(例如，數字信號處理器)內組合來自多個寄存器單元的對應半字單元的方法及系統。在一個實施例中，在處理單元內接收組合來自寄存器堆結構的預定的全異源寄存器單元的指令。接著執行所述指令以組合來自所述源寄存器單元的對應半字單元并將所述半字單元輸入到所得目的地寄存器單元的相應部分中。

在一個實施例中，識別所述預定的源寄存器單元并從所述經識別寄存器單元中檢索對應的最高有效半字單元及相關聯的數據。進一步組合所述檢索的半字單元并將其輸入到所得目的地寄存器單元的相應最高有效部分中。類似地，從所述經識別寄存器單元中檢索對應的最低有效半字單元及相關聯的數據。進一步組合所述檢索的半字單元并將其輸入到所得目的地寄存器單元的相應最低有效部分中。最終，將所述所得目的地寄存器單元存儲到寄存器堆結構中以供進一步處理。

附圖說明

圖1是其內可執行指令集的數字信號處理系統的框圖；

圖2是圖解說明數字信號處理系統內的一般寄存器結構的一個實施例的框圖；

圖3是圖解說明超長指令字(VLIW)數字信號處理系統架構的一個實施例的框圖；

圖4是流程圖，其圖解說明在數字信號處理系統內組合來自多個寄存器單元的對應半字單元的方法的一個實施例；