[發(fā)明專(zhuān)利]時(shí)鐘脈沖系統(tǒng)、時(shí)鐘脈沖集成電路以及時(shí)鐘脈沖產(chǎn)生方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201410347277.1
• 申請(qǐng)日: 2014-07-21
• 公開(kāi)（公告）號(hào): CN104467757B
• 公開(kāi)（公告）日: 2017-05-03
• 發(fā)明（設(shè)計(jì)）人: 達(dá)魯斯·D·嘉斯金斯;詹姆斯·R·隆柏格
• 申請(qǐng)（專(zhuān)利權(quán)）人: 威盛電子股份有限公司
• 主分類(lèi)號(hào): H03K5/135
• 分類(lèi)號(hào): H03K5/135;H03K5/14;H03L7/08
• 代理公司: 北京律誠(chéng)同業(yè)知識(shí)產(chǎn)權(quán)代理有限公司11006
• 代理人: 梁揮,祁建國(guó)

技術(shù)領(lǐng)域

本發(fā)明關(guān)于時(shí)鐘脈沖信號(hào)產(chǎn)生方法以及裝置，特別關(guān)于利用具有匹配時(shí)鐘脈沖延遲路徑的低頻帶鎖相回路以產(chǎn)生低抖動(dòng)的時(shí)鐘脈沖信號(hào)，且利用具有本地回授路徑的至少一高頻帶鎖相回路以降低抖動(dòng)。

背景技術(shù)

傳統(tǒng)的時(shí)鐘脈沖產(chǎn)生系統(tǒng)通常包括至少一鎖相回路，用以乘上參考時(shí)鐘脈沖信號(hào)的頻率以產(chǎn)生一或多高頻時(shí)鐘脈沖信號(hào)，該時(shí)鐘脈沖信號(hào)作為同步或定時(shí)的目的，并提供給集成電路的功能電路、半導(dǎo)體芯片或類(lèi)似裝置使用。鎖相回路所產(chǎn)生的每一時(shí)鐘脈沖信號(hào)均送回至該鎖相回路的回授輸入端，用以將回授的時(shí)鐘脈沖信號(hào)與參考信號(hào)的相位以及頻率同步。盡管參考信號(hào)以及輸出的時(shí)鐘脈沖信號(hào)可能具有相同的頻率，回授路徑上的除頻器(固定的或可編程化)可用來(lái)增加相對(duì)于參考時(shí)鐘脈沖信號(hào)的頻率的輸出時(shí)鐘脈沖信號(hào)。因此，每一鎖相回路可乘上頻率以得到較高頻率的時(shí)鐘脈沖信號(hào)。

功能電路根據(jù)芯片或系統(tǒng)的類(lèi)型所決定，例如，一微處理器芯片通常包括一或多處理核心、一或多存儲(chǔ)器陣列(即L1與L1快取存儲(chǔ)器)、許多處理器支援電路以及功能方塊、許多輸出/輸入功能等等。由鎖相回路產(chǎn)生的每一時(shí)鐘脈沖信號(hào)，可經(jīng)由包括導(dǎo)線(xiàn)等時(shí)鐘脈沖傳輸系統(tǒng)傳送至整個(gè)芯片。

參考時(shí)鐘脈沖信號(hào)可由外部來(lái)源所提供，且通常包括一特定電位的輸入雜訊而產(chǎn)生一第一類(lèi)型的抖動(dòng)，在此稱(chēng)為輸入抖動(dòng)(input jitter)。抖動(dòng)為時(shí)鐘脈沖周期至周期的邊緣上不受歡迎的偏差或變異。輸入抖動(dòng)也可能經(jīng)由時(shí)鐘脈沖回授路徑所產(chǎn)生，并饋入至每一鎖相回路的回授輸入端。輸入抖動(dòng)也可能為芯片的熱雜訊所造成、或由芯片上的溫度梯度所造成。時(shí)鐘脈沖傳輸系統(tǒng)可結(jié)合導(dǎo)線(xiàn)、緩沖器、反相器及/或時(shí)鐘脈沖中繼器、或種種類(lèi)似方式，用以在系統(tǒng)(例如半導(dǎo)體芯片)間傳輸時(shí)鐘脈沖。這些時(shí)鐘脈沖樹(shù)裝置會(huì)隨時(shí)間、電壓以及溫度梯度的改變而導(dǎo)入延遲，而這些變動(dòng)將產(chǎn)生時(shí)鐘脈沖抖動(dòng)。供應(yīng)電壓(如VDD以及VSS)在不同芯片與時(shí)鐘脈沖系統(tǒng)上可能有極大差異，這將造成時(shí)鐘脈沖邊緣的時(shí)序偏移，因而產(chǎn)生周期至周期間的時(shí)鐘脈沖抖動(dòng)。同樣的，芯片間的溫度梯度也會(huì)造成輸入抖動(dòng)。輸入抖動(dòng)(或回授輸入端的抖動(dòng))會(huì)傳送至鎖相回路的輸出端且饋入至鎖相回路的控制回路中。

第二類(lèi)型的抖動(dòng)在此稱(chēng)為內(nèi)部抖動(dòng)(internal jitter)，此種抖動(dòng)為鎖相回路本身或其他因素所產(chǎn)生。內(nèi)部產(chǎn)生的雜訊可由許多來(lái)源而造成，包括電路元件(如電荷泵(charge pump)、壓控振蕩器(VCO)等等)，或是外部來(lái)源(如供應(yīng)電壓)。內(nèi)部雜訊也可由鎖相回路中的熱雜訊所造成、或是由施加至鎖相回路元件的供應(yīng)電壓變動(dòng)所造成。內(nèi)部抖動(dòng)傳送至鎖相回路輸出端則是不樂(lè)見(jiàn)的。

所有的抖動(dòng)為第一型抖動(dòng)(輸入抖動(dòng))與第二行抖動(dòng)(內(nèi)部抖動(dòng))的總和。在公知架構(gòu)中，設(shè)計(jì)者試圖調(diào)整鎖相回路的頻寬以降低抖動(dòng)。設(shè)計(jì)者可設(shè)定或調(diào)整鎖相回路的頻寬，使其基本上與頻率無(wú)關(guān)。輸入抖動(dòng)可利用低頻鎖相回路來(lái)濾除或以降低抖動(dòng)等方式被降低，但卻擋不住內(nèi)部抖動(dòng)。高頻鎖相回路可濾除內(nèi)部抖動(dòng)，卻擋不住輸入抖動(dòng)。所以，鎖相回路的設(shè)計(jì)者不得不在頻寬以及無(wú)法同時(shí)降低兩種抖動(dòng)之間妥協(xié)。盡管輸入抖動(dòng)以及內(nèi)部抖動(dòng)可能于頻率調(diào)整中降低至某種程度，但是這兩種抖動(dòng)的總和仍然很顯著。因此，當(dāng)系統(tǒng)操作于較高頻率時(shí)，通常會(huì)設(shè)計(jì)為具有適當(dāng)?shù)念l率邊限用以容忍最差的抖動(dòng)，以確保能正常動(dòng)作。

因此亟需一種能降低抖動(dòng)以改善所分布時(shí)鐘脈沖信號(hào)的頻譜完整性的技術(shù)，用以降低抖動(dòng)并放寬頻率設(shè)計(jì)的限制，且得以提升效率以及執(zhí)行效能。

發(fā)明內(nèi)容

為達(dá)到上述目的，本申請(qǐng)?zhí)峁┮环N時(shí)鐘脈沖系統(tǒng)，用以經(jīng)由一對(duì)齊位置接收一參考時(shí)鐘脈沖信號(hào)，并且產(chǎn)生一功能時(shí)鐘脈沖信號(hào)，其中上述功能時(shí)鐘脈沖信號(hào)經(jīng)由一時(shí)鐘脈沖路徑提供至一功能電路，該時(shí)鐘脈沖系統(tǒng)包括：

一低頻帶鎖相回路，具有接收上述參考時(shí)鐘脈沖信號(hào)的參考輸入端、接收一回授時(shí)鐘脈沖信號(hào)的回授輸入端、以及提供一濾波時(shí)鐘脈沖信號(hào)的輸出端；

一高頻帶鎖相回路，具有接收上述濾波時(shí)鐘脈沖信號(hào)的參考輸入端、提供上述功能時(shí)鐘脈沖信號(hào)的輸出端、以及經(jīng)由一本地回授路徑耦接至上述高頻帶鎖相回路的上述輸出端的回授輸入端；以及

一延遲路徑，耦接于上述低頻帶鎖相回路的上述輸出端以及上述對(duì)齊位置之間，用以提供上述回授時(shí)鐘脈沖信號(hào)至上述低頻帶鎖相回路，其中上述延遲路徑用來(lái)產(chǎn)生一延遲而與承載上述功能時(shí)鐘脈沖信號(hào)的上述時(shí)鐘脈沖路徑相匹配。

上述的時(shí)鐘脈沖系統(tǒng)，其中上述低頻帶鎖相回路的頻帶的選擇用以降低輸入抖動(dòng)，其中上述高頻帶鎖相回路的頻帶的選擇用以降低內(nèi)部抖動(dòng)。