[發(fā)明專利]一種RDL布線層的制備方法在審
| 申請(qǐng)?zhí)枺?/td> | 201410345835.0 | 申請(qǐng)日: | 2014-07-18 |
| 公開(公告)號(hào): | CN104124205A | 公開(公告)日: | 2014-10-29 |
| 發(fā)明(設(shè)計(jì))人: | 黃莉;薛海韻;張文奇 | 申請(qǐng)(專利權(quán))人: | 華進(jìn)半導(dǎo)體封裝先導(dǎo)技術(shù)研發(fā)中心有限公司 |
| 主分類號(hào): | H01L21/768 | 分類號(hào): | H01L21/768 |
| 代理公司: | 北京品源專利代理有限公司 11332 | 代理人: | 路凱;胡彬 |
| 地址: | 214000 江蘇省無錫市新區(qū)太湖國際科技園菱湖大道20*** | 國省代碼: | 江蘇;32 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 rdl 布線 制備 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及TSV轉(zhuǎn)接板制作工藝,尤其涉及一種RDL布線層的制備方法。
背景技術(shù)
隨著智能手機(jī)和平板電腦等移動(dòng)智能終端的快速普及,未來全球移動(dòng)數(shù)據(jù)流量預(yù)計(jì)將從2011年的0.6EB(Exabyte)激增到2016年的10.8EB,數(shù)據(jù)量規(guī)模擴(kuò)大17倍之多。為了滿足越來越高的移動(dòng)數(shù)據(jù)流量和傳輸速度對(duì)器件的需求,減少芯片體積的同時(shí)進(jìn)一步提升性能,IC封裝的復(fù)雜性也在不斷升級(jí),以硅通孔(TSV)技術(shù)為基礎(chǔ)的各種芯片堆疊封裝工藝應(yīng)運(yùn)而生,包括3D?IC、3D?WLCSP、2.5D轉(zhuǎn)接板工藝等。半加成法和大馬士革工藝就是目前常用的兩種制備2.5D轉(zhuǎn)接板RDL層的方法。
常規(guī)的半加成法是當(dāng)TSV轉(zhuǎn)接板完成TSV刻蝕,TSV填充等制程工藝后,通過濺射沉積Ti或Ti/W阻擋層和Cu種子層。然后涂布光刻膠,通過曝光顯影,形成需要的圖形。接著電鍍沉積金屬Cu,形成RDL層。采用半加成法制造RDL層的缺陷在于,當(dāng)線寬線距變小,光刻膠底部容易造成鉆蝕,從而使電鍍圖形較差,甚至可能導(dǎo)致器件失效。常規(guī)的銅RDL層制作方法在封裝界是一種標(biāo)準(zhǔn)的工藝制程。而銅大馬士革(damascene)工藝卻是被廣泛應(yīng)用于IC廠的前道工藝中。大馬士革技術(shù)是先在介電層上蝕刻金屬導(dǎo)線用的圖膜,然后再填充金屬。其最主要的特點(diǎn)是不需要進(jìn)行金屬層的蝕刻。當(dāng)金屬導(dǎo)線的材料由鋁轉(zhuǎn)換成電阻率更低的銅的時(shí)候,由于銅的干蝕刻較為困難,因此大馬士革技術(shù)對(duì)銅制程來說便極為重要。該工藝的缺陷在于,對(duì)于先進(jìn)封裝來說,制備細(xì)節(jié)距重布線層工藝成本較高。
發(fā)明內(nèi)容
本發(fā)明提供一種RDL布線層的制備方法,通過光刻和刻蝕修飾去除剩余光刻膠層圖形底部的鉆蝕,以形成重布線層圖形,再電鍍銅,達(dá)到降低工藝成本的目的,以及達(dá)到制備出良好的細(xì)線寬線距RDL布線層和改善器件性能的效果。
本發(fā)明提供的一種RDL布線層的制備方法,包括:
采用光刻技術(shù),對(duì)襯底上的光刻膠層進(jìn)行曝光,以形成剩余光刻膠層圖形,其中,所述剩余光刻膠層圖形的底部出現(xiàn)鉆蝕;
對(duì)所述剩余光刻膠層圖形進(jìn)行刻蝕修飾,去除所述剩余光刻膠層圖形上的鉆蝕,以形成重布線層圖形和光刻膠襯底圖形;
電鍍金屬以形成重布線層線條,并去除所述光刻膠襯底圖形。
優(yōu)選地,所述襯底由穿透硅通孔轉(zhuǎn)接板和在所述穿透硅通孔轉(zhuǎn)接板上沉積的種子層組成。
優(yōu)選地,所述種子層由依次沉積在所述穿透硅通孔轉(zhuǎn)接板上的Ti和Cu構(gòu)成。
優(yōu)選地,所述穿透硅通孔轉(zhuǎn)接板的制備步驟,包括:
在轉(zhuǎn)接板上刻蝕多個(gè)硅通孔,以形成硅通孔轉(zhuǎn)接板;
在所述多個(gè)硅通孔的內(nèi)壁和所述硅通孔轉(zhuǎn)接板的表面形成鈍化層;
在該具有鈍化層的多個(gè)硅通孔中填充金屬,以形成穿透硅通孔轉(zhuǎn)接板。
優(yōu)選地,在該具有鈍化層的多個(gè)硅通孔中填充的金屬為銅。
優(yōu)選地,所述光刻膠層為負(fù)性光刻膠層。
優(yōu)選地,所述光刻膠層的厚度大于或等于所述重布線層線條的厚度。
優(yōu)選地,采用電化學(xué)電鍍法電鍍金屬。
優(yōu)選地,采用濕法工藝去除所述光刻膠襯底圖形。
優(yōu)選地,所述電鍍金屬為銅。
本發(fā)明提供的一種RDL布線層的制備方法,采用光刻技術(shù)對(duì)襯底上的負(fù)性光刻膠層進(jìn)行曝光,在襯底上曝光后形成了剩余光刻膠層圖形,該剩余光刻膠層圖形的底部出現(xiàn)了鉆蝕,再通過刻蝕修飾工藝對(duì)剩余光刻膠層圖形進(jìn)行刻蝕修飾,去除了鉆蝕,獲得了符合RDL布線層要求的重布線層圖形和光刻膠襯底圖形,再采用電化學(xué)電鍍法電鍍金屬和濕法工藝去除光刻膠襯底圖形,從而獲得了RDL布線層。本發(fā)明與現(xiàn)有技術(shù)大馬士革工藝相比,具有工藝成本低的優(yōu)勢(shì),本發(fā)明與現(xiàn)有技術(shù)半加成法相比,具有器件的性能優(yōu)異和制造出細(xì)線寬線距RDL布線層的優(yōu)勢(shì)。
附圖說明
為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案,下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖做一簡單地介紹,顯而易見地,下面描述中的附圖是本發(fā)明的一些實(shí)施例,對(duì)于本領(lǐng)域普通技術(shù)人員來講,在不付出創(chuàng)造性勞動(dòng)的前提下,還可以根據(jù)這些附圖獲得其他的附圖。
圖1是本發(fā)明實(shí)施例提供的一種RDL布線層的制備方法的流程示意圖;
圖2是本發(fā)明實(shí)施例提供的TSV轉(zhuǎn)接板的示意圖;
圖3是本發(fā)明實(shí)施例提供的襯底的示意圖;
圖4是本發(fā)明實(shí)施例提供的形成光刻膠層14的示意圖;
圖5是本發(fā)明實(shí)施例提供的光刻RDL布線層的示意圖;
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于華進(jìn)半導(dǎo)體封裝先導(dǎo)技術(shù)研發(fā)中心有限公司,未經(jīng)華進(jìn)半導(dǎo)體封裝先導(dǎo)技術(shù)研發(fā)中心有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410345835.0/2.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 一種數(shù)據(jù)庫讀寫分離的方法和裝置
- 一種手機(jī)動(dòng)漫人物及背景創(chuàng)作方法
- 一種通訊綜合測(cè)試終端的測(cè)試方法
- 一種服裝用人體測(cè)量基準(zhǔn)點(diǎn)的獲取方法
- 系統(tǒng)升級(jí)方法及裝置
- 用于虛擬和接口方法調(diào)用的裝置和方法
- 線程狀態(tài)監(jiān)控方法、裝置、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
- 一種JAVA智能卡及其虛擬機(jī)組件優(yōu)化方法
- 檢測(cè)程序中方法耗時(shí)的方法、裝置及存儲(chǔ)介質(zhì)
- 函數(shù)的執(zhí)行方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)





