[發明專利]具有自我補償功能的柵極驅動電路

有效

• 申請號: 201410342807.3
• 申請日: 2014-07-17
• 公開（公告）號: CN104078022A
• 公開（公告）日: 2014-10-01
• 發明（設計）人: 戴超
• 申請（專利權）人: 深圳市華星光電技術有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36
• 代理公司: 深圳市德力知識產權代理事務所 44265
• 代理人: 林才桂

技術領域

本發明涉及液晶技術領域，尤其涉及一種具有自我補償功能的柵極驅動電路。

背景技術

GOA(Gate?Driver?on?Array，陣列基板行驅動)技術是將作為柵極開關電路的TFT(Thin?Film?Transistor，薄膜場效應晶體管)集成于陣列基板上，從而省掉原先設置在陣列基板外的柵極驅動集成電路部分，從材料成本和工藝步驟兩個方面來降低產品的成本。GOA技術是目前TFT-LCD(Thin?Film?Transistor-Liquid?Crystal?Display，薄膜場效應晶體管液晶顯示器)技術領域常用的一種柵極驅動電路技術，其制作工藝簡單，具有良好的應用前景。GOA電路的功能主要包括：利用上一行柵線輸出的高電平信號對移位寄存器單元中的電容充電，以使本行柵線輸出高電平信號，再利用下一行柵線輸出的高電平信號實現復位。

請參閱圖1，圖1為目前常采用的柵極驅動電路架構示意圖。包括：級聯的多個GOA單元，按照第N級GOA單元控制對顯示區域第N級水平掃描線G(N)充電，該第N級GOA單元包括上拉控制模塊1’、上拉模塊2’、下傳模塊3’、第一下拉模塊4’(Key?pull-down?part)、自舉電容模塊5’、及下拉維持模塊6’(Pull-down?holding?part)。所述上拉模塊2’、第一下拉模塊4’、自舉電容模塊5’、下拉維持電路6’分別與第N級柵極信號點Q(N)和該第N級水平掃描線G(N)電性連接，所述上拉控制模塊1’與下傳模塊3’分別與該第N級柵極信號點Q(N)電性連接，所述下拉維持模塊6’輸入直流低電壓VSS。

所述上拉控制模塊1’包括第一薄膜晶體管T1’，其柵極輸入來自第N-1級GOA單元的下傳信號ST(N-1)，漏極電性連接于第N-1級水平掃描線G(N-1)，源極電性連接于該第N級柵極信號點Q(N)；所述上拉模塊2’包括第二薄膜晶體管T2’，其柵極電性連接該第N級柵極信號點Q(N)，漏極輸入第一高頻時鐘信號CK或第二高頻時鐘信號XCK，源極電性連接于第N級水平掃描線G(N)；所述下傳模塊3’包括第三薄膜晶體管T3’，其柵極電性連接該第N級柵極信號點Q(N)，漏極輸入第一高頻時鐘信號CK或第二高頻時鐘信號XCK，源極輸出第N級下傳信號ST(N)；所述第一下拉模塊4’包括第四薄膜晶體管T4’，其柵極電性連接第N+1級水平掃描線G(N+1)，漏極電性連接于第N級水平掃描線G(N)，源極輸入直流低電壓VSS；第五薄膜晶體管T5’，其柵極電性連接第N+1級水平掃描線G(N+1)，漏極電性連接于該第N級柵極信號點Q(N)，源極輸入直流低電壓VSS；所述自舉電容模塊5’包括自舉電容Cb’；所述下拉維持模塊6’包括：第六薄膜晶體管T6’，其柵極電性連接第一電路點P(N)’，漏極電性連接第N級水平掃描線G(N)，源極輸入直流低電壓VSS；第七薄膜晶體管T7’，其柵極電性連接第一電路點P(N)’，漏極電性連接該第N級柵極信號點Q(N)，源極輸入直流低電壓VSS；第八薄膜晶體管T8’，其柵極電性連接第二電路點K(N)’，漏極電性連接第N級水平掃描線G(N)，源極輸入直流低電壓VSS；第九薄膜晶體管T9’，其柵極電性連接第二電路點K(N)’，漏極電性連接該第N級柵極信號點Q(N)，源極輸入直流低電壓VSS；第十薄膜晶體管T10’，其柵極輸入第一低頻時鐘信號LC1，漏極輸入第一低頻時鐘信號LC1，源極電性連接第一電路點P(N)’；第十一薄膜晶體管T11’，其柵極輸入第二低頻時鐘信號LC2，漏極輸入第一低頻時鐘信號LC1，源極電性連接第一電路點P(N)’；第十二薄膜晶體管T12’，其柵極輸入第二低頻時鐘信號LC2，漏極輸入第二低頻時鐘信號LC2，源極電性連接第二電路點K(N)’；第十三薄膜晶體管T13’，其柵極輸入第一低頻時鐘信號LC1，漏極輸入第二低頻時鐘信號LC2，源極電性連接第二電路點K(N)’；第十四薄膜晶體管T14’，其柵極電性連接該第N級柵極信號點Q(N)，漏極電性連接第一電路點P(N)’，源極輸入直流低電壓VSS；第十五薄膜晶體管T15’，其柵極電性連接該第N級柵極信號點Q(N)，漏極電性連接第二電路點K(N)’，源極輸入直流低電壓VSS；其中，第六薄膜晶體管T6’與第八薄膜晶體管T8’負責非作用期間維持第N級水平掃描線G(N)的低電位，第七薄膜晶體管T7’與第九薄膜晶體管T9’負責非作用期間維持第N級柵極信號點Q(N)的低電位。