[發(fā)明專利]具有自我補(bǔ)償功能的柵極驅(qū)動(dòng)電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201410342349.3
• 申請(qǐng)日: 2014-07-17
• 公開（公告）號(hào): CN104078019A
• 公開（公告）日: 2014-10-01
• 發(fā)明（設(shè)計(jì)）人: 戴超
• 申請(qǐng)（專利權(quán)）人: 深圳市華星光電技術(shù)有限公司
• 主分類號(hào): G09G3/36
• 分類號(hào): G09G3/36
• 代理公司: 深圳市德力知識(shí)產(chǎn)權(quán)代理事務(wù)所 44265
• 代理人: 林才桂

技術(shù)領(lǐng)域

本發(fā)明涉及液晶技術(shù)領(lǐng)域，尤其涉及一種具有自我補(bǔ)償功能的柵極驅(qū)動(dòng)電路。

背景技術(shù)

GOA(Gate?Driver?on?Array，陣列基板行驅(qū)動(dòng))技術(shù)是將作為柵極開關(guān)電路的TFT(Thin?Film?Transistor，薄膜場效應(yīng)晶體管)集成于陣列基板上，從而省掉原先設(shè)置在陣列基板外的柵極驅(qū)動(dòng)集成電路部分，從材料成本和工藝步驟兩個(gè)方面來降低產(chǎn)品的成本。GOA技術(shù)是目前TFT-LCD(Thin?Film?Transistor-Liquid?Crystal?Display，薄膜場效應(yīng)晶體管液晶顯示器)技術(shù)領(lǐng)域常用的一種柵極驅(qū)動(dòng)電路技術(shù)，其制作工藝簡單，具有良好的應(yīng)用前景。GOA電路的功能主要包括：利用上一行柵線輸出的高電平信號(hào)對(duì)移位寄存器單元中的電容充電，以使本行柵線輸出高電平信號(hào)，再利用下一行柵線輸出的高電平信號(hào)實(shí)現(xiàn)復(fù)位。

請(qǐng)參閱圖1，圖1為目前常采用的柵極驅(qū)動(dòng)電路架構(gòu)示意圖。包括：級(jí)聯(lián)的多個(gè)GOA單元，按照第N級(jí)GOA單元控制對(duì)顯示區(qū)域第N級(jí)水平掃描線G(N)充電，該第N級(jí)GOA單元包括上拉控制模塊1’、上拉模塊2’、下傳模塊3’、第一下拉模塊4’(Key?pull-down?part)、自舉電容模塊5’、及下拉維持模塊6’(Pull-down?holding?part)。所述上拉模塊2’、第一下拉模塊4’、自舉電容模塊5’、下拉維持電路6’分別與第N級(jí)柵極信號(hào)點(diǎn)Q(N)和該第N級(jí)水平掃描線G(N)電性連接，所述上拉控制模塊1’與下傳模塊3’分別與該第N級(jí)柵極信號(hào)點(diǎn)Q(N)電性連接，所述下拉維持模塊6’輸入直流低電壓VSS。

所述上拉控制模塊1’包括第一薄膜晶體管T1’，其柵極輸入來自第N-1級(jí)GOA單元的下傳信號(hào)ST(N-1)，漏極電性連接于第N-1級(jí)水平掃描線G(N-1)，源極電性連接于該第N級(jí)柵極信號(hào)點(diǎn)Q(N)；所述上拉模塊2’包括第二薄膜晶體管T2’，其柵極電性連接該第N級(jí)柵極信號(hào)點(diǎn)Q(N)，漏極輸入第一高頻時(shí)鐘信號(hào)CK或第二高頻時(shí)鐘信號(hào)XCK，源極電性連接于第N級(jí)水平掃描線G(N)；所述下傳模塊3’包括第三薄膜晶體管T3’，其柵極電性連接該第N級(jí)柵極信號(hào)點(diǎn)Q(N)，漏極輸入第一高頻時(shí)鐘信號(hào)CK或第二高頻時(shí)鐘信號(hào)XCK，源極輸出第N級(jí)下傳信號(hào)ST(N)；所述第一下拉模塊4’包括第四薄膜晶體管T4’，其柵極電性連接第N+1級(jí)水平掃描線G(N+1)，漏極電性連接于第N級(jí)水平掃描線G(N)，源極輸入直流低電壓VSS；第五薄膜晶體管T5’，其柵極電性連接第N+1級(jí)水平掃描線G(N+1)，漏極電性連接于該第N級(jí)柵極信號(hào)點(diǎn)Q(N)，源極輸入直流低電壓VSS；所述自舉電容模塊5’包括自舉電容Cb’；所述下拉維持模塊6’包括：第六薄膜晶體管T6’，其柵極電性連接第一電路點(diǎn)P(N)’，漏極電性連接第N級(jí)水平掃描線G(N)，源極輸入直流低電壓VSS；第七薄膜晶體管T7’，其柵極電性連接第一電路點(diǎn)P(N)’，漏極電性連接該第N級(jí)柵極信號(hào)點(diǎn)Q(N)，源極輸入直流低電壓VSS；第八薄膜晶體管T8’，其柵極電性連接第二電路點(diǎn)K(N)’，漏極電性連接第N級(jí)水平掃描線G(N)，源極輸入直流低電壓VSS；第九薄膜晶體管T9’，其柵極電性連接第二電路點(diǎn)K(N)’，漏極電性連接該第N級(jí)柵極信號(hào)點(diǎn)Q(N)，源極輸入直流低電壓VSS；第十薄膜晶體管T10’，其柵極輸入第一低頻時(shí)鐘信號(hào)LC1，漏極輸入第一低頻時(shí)鐘信號(hào)LC1，源極電性連接第一電路點(diǎn)P(N)’；第十一薄膜晶體管T11’，其柵極輸入第二低頻時(shí)鐘信號(hào)LC2，漏極輸入第一低頻時(shí)鐘信號(hào)LC1，源極電性連接第一電路點(diǎn)P(N)’；第十二薄膜晶體管T12’，其柵極輸入第二低頻時(shí)鐘信號(hào)LC2，漏極輸入第二低頻時(shí)鐘信號(hào)LC2，源極電性連接第二電路點(diǎn)K(N)’；第十三薄膜晶體管T13’，其柵極輸入第一低頻時(shí)鐘信號(hào)LC1，漏極輸入第二低頻時(shí)鐘信號(hào)LC2，源極電性連接第二電路點(diǎn)K(N)’；第十四薄膜晶體管T14’，其柵極電性連接該第N級(jí)柵極信號(hào)點(diǎn)Q(N)，漏極電性連接第一電路點(diǎn)P(N)’，源極輸入直流低電壓VSS；第十五薄膜晶體管T15’，其柵極電性連接該第N級(jí)柵極信號(hào)點(diǎn)Q(N)，漏極電性連接第二電路點(diǎn)K(N)’，源極輸入直流低電壓VSS；其中，第六薄膜晶體管T6’與第八薄膜晶體管T8’負(fù)責(zé)非作用期間維持第N級(jí)水平掃描線G(N)的低電位，第七薄膜晶體管T7’與第九薄膜晶體管T9’負(fù)責(zé)非作用期間維持第N級(jí)柵極信號(hào)點(diǎn)Q(N)的低電位。